# **PCT**

# NOTIFICATION OF RECEIPT OF RECORD COPY

(PCT Rule 24.2(a))

#### From the INTERNATIONAL BUREAU

To:

IKEUCHI, Hiroyuki Suite 401, UMEDA PLAZA Building。 25, Nishitenma 4-chome, Kita-ku Osaka-shi, Osaka 530-0047 JAPON

Date of mailing (day/month/year) 17 May 2001 (17.05.01)	IMPORTANT NOTIFICATION
Applicant's or agent's file reference H1019-02	International application No. PCT/JP01/03474

The applicant is hereby notified that the International Bureau has received the record copy of the international application as detailed below.

Name(s) of the applicant(s) and State(s) for which they are applicants:

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. (for all designated States except US) KUMAGAWA, Katsuhiko et al (for US)

International filing date

23 April 2001 (23.04.01) 24 April 2000 (24.04.00)

Priority date(s) claimed

27 April 2000 (27.04.00) 12 June 2000 (12.06.00) 16 June 2000 (16.06.00)

Date of receipt of the record copy by the International Bureau

04 May 2001 (04.05.01)

List of designated Offices

EP:AT,BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE,TR National:CN,KR,SG,US

# ATTENTION

The applicant should carefully check the data appearing in this Notification. In case of any discrepancy between these data and the indications in the international application, the applicant should immediately inform the International Bureau.

In addition, the applicant's attention is drawn to the information contained in the Annex, relating to:

X time

time limits for entry into the national phase

X

confirmation of precautionary designations

requirements regarding priority documents

A copy of this Notification is being sent to the receiving Office and to the International Searching Authority.

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland Authorized officer:

Shinji IGARASHI

Facsimile No. (41-22) 740.14.35

Telephone No. (41-22) 338.83.38

### INFORMATION ON TIME LIMITS FOR ENTERING THE NATIONAL PHASE

The applicant is reminded that the "national phase" must be entered before each of the designated Offices indicated in the Notification of Receipt of Record Copy (Form PCT/IB/301) by paying national fees and furnishing translations, as prescribed by the applicable national laws.

The time limit for performing these procedural acts is 20 MONTHS from the priority date or, for those designated States which the applicant elects in a demand for international preliminary examination or in a later election, 30 MONTHS from the priority date, provided that the election is made before the expiration of 19 months from the priority date. Some designated (or elected) Offices have fixed time limits which expire even later than 20 or 30 months from the priority date. In other Offices an extension of time or grace period, in some cases upon payment of an additional fee, is available.

In addition to these procedural acts, the applicant may also have to comply with other special requirements applicable in certain Offices. It is the applicant's responsibility to ensure that the necessary steps to enter the national phase are taken in a timely fashion. Most designated Offices do not issue reminders to applicants in connection with the entry into the national phase.

For detailed information about the procedural acts to be performed to enter the national phase before each designated Office, the applicable time limits and possible extensions of time or grace periods, and any other requirements, see the relevant Chapters of Volume II of the PCT Applicant's Guide. Information about the requirements for filing a demand for international preliminary examination is set out in Chapter IX of Volume I of the PCT Applicant's Guide.

GR and ES became bound by PCT Chapter II on 7 September 1996 and 6 September 1997, respectively, and may, therefore, be elected in a demand or a later election filed on or after 7 September 1996 and 6 September 1997, respectively, regardless of the filing date of the international application. (See second paragraph above.)

Note that only an applicant who is a national or resident of a PCT Contracting State which is bound by Chapter II has the right to file a demand for international preliminary examination.

# CONFIRMATION OF PRECAUTIONARY DESIGNATIONS

This notification lists only specific designations made under Rule 4.9(a) in the request. It is important to check that these designations are correct. Errors in designations can be corrected where precautionary designations have been made under Rule 4.9(b). The applicant is hereby reminded that any precautionary designations may be confirmed according to Rule 4.9(c) before the expiration of 15 months from the priority date. If it is not confirmed, it will automatically be regarded as withdrawn by the applicant. There will be no reminder and no invitation. Confirmation of a designation consists of the filing of a notice specifying the designated State concerned (with an indication of the kind of protection or treatment desired) and the payment of the designation and confirmation fees. Confirmation must reach the receiving Office within the 15-month time limit.

### REQUIREMENTS REGARDING PRIORITY DOCUMENTS

For applicants who have not yet complied with the requirements regarding priority documents, the following is recalled.

Where the priority of an earlier national, regional or international application is claimed, the applicant must submit a copy of the said earlier application, certified by the authority with which it was filed ("the priority document") to the receiving Office (which will transmit it to the International Bureau) or directly to the International Bureau, before the expiration of 16 months from the priority date, provided that any such priority document may still be submitted to the International Bureau before that date of international publication of the international application, in which case that document will be considered to have been received by the International Bureau on the last day of the 16-month time limit (Rule 17.1(a)).

Where the priority document is issued by the receiving Office, the applicant may, instead of submitting the priority document, request the receiving Office to prepare and transmit the priority document to the International Bureau. Such request must be made before the expiration of the 16-month time limit and may be subjected by the receiving Office to the payment of a fee (Rule 17.1(b)).

If the priority document concerned is not submitted to the International Bureau or if the request to the receiving Office to prepare and transmit the priority document has not been made (and the corresponding fee, if any, paid) within the applicable time limit indicated under the preceding paragraphs, any designated State may disregard the priority claim, provided that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity to furnish the priority document within a time limit which is reasonable under the circumstances.

Where several priorities are claimed, the priority date to be considered for the purposes of computing the 16-month time limit is the filing date of the earliest application whose priority is claimed.

#### From the INTERNATIONAL BUREAU


# **PCT**

# NOTIFICATION CONCERNING SUBMISSION OR TRANSMITTAL OF PRIORITY DOCUMENT

(PCT Administrative Instructions, Section 411)

IKEUCHI, Hiroyuki Suite 401, UMEDA PLAZA Building, 3 25, Nishitenma 4-chome, Kita-ku---Osaka-shi, Osaka 530-0047

**JAPON** 



** Date of mailing (day/month/year) *** *** *** *** **** **** **** ****	Zr spremannini nevimeramanana est
Applicant's or agent's file reference H1019-02	IMPORTANT NOTIFICATION
International application No. PCT/JP01/03474	International filing date (day/month/year) 23 April 2001 (23.04.01)
International publication date (day/month/year)  Not yet published	Priority date (day/month/year) 24 April 2000 (24.04.00)

**Applicant** 

# MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. et al

- The applicant is hereby notified of the date of receipt (except where the letters "NR" appear in the right-hand column) by the International Bureau of the priority document(s) relating to the earlier application(s) indicated below. Unless otherwise indicated by an asterisk appearing next to a date of receipt, or by the letters "NR", in the right-hand column, the priority document concerned was submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b).
- This updates and replaces any previously issued notification concerning submission or transmittal of priority documents.
- An asterisk(\*) appearing next to a date of receipt, in the right-hand column, denotes a priority document submitted or transmitted to the International Bureau but not in compliance with Rule 17.1(a) or (b). In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.
- The letters "NR" appearing in the right-hand column denote a priority document which was not received by the International Bureau or which the applicant did not request the receiving Office to prepare and transmit to the International Bureau, as provided by Rule 17.1(a) or (b), respectively. In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.

Priority date	Priority application No.	Country or regional Office or PCT receiving Office	Date of receipt of priority document
24 Apri 2000 (24.04.00)	2000-122688	JP	06 July 2001 (06.07.01)
27 Apri 2000 (27.04.00)	2000-127445	JP	06 July 2001 (06.07.01)
12 June 2000 (12.06.00)	2000-175407	JP	06 July 2001 (06.07.01)
16 June 2000 (16.06.00)	2000-181099	JP	06 July 2001 (06.07.01)

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

**Authorized officer** 

Taieb AKREMI T

Telephone No. (41-22) 338.83.38

Facsimile No. (41-22) 740.14.35



To:

**JAPON** 

### PCT

NOTICE INFORMING THE APPLICANT OF THE COMMUNICATION OF THE INTERNATIONAL APPLICATION TO THE DESIGNATED OFFICES

(PCT Rule 47.1(c), first sentence)

Date of mailing (day/month/year)

01 November 2001 (01.11.01)

Applicant's or agent's file reference

H1019-02

International application No.

PCT/JP01/03474

International filing date (day/month/year)

23 April 2001 (23.04.01)

IMPORTANT NOTICE

From the INTERNATIONAL BUREAU

Suite 401, Umeda Plaza Building, 3-

25, Nishitenma 4-chome, Kita-ku

Osaka-shi, Osaka 530-0047

IKEUCHI, Hiroyuki

Priority date (day/month/year) 24 April 2000 (24.04.00)

Applicant

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. et al

Notice is hereby given that the International Bureau has communicated, as provided in Article 20, the international application to the following designated Offices on the date indicated above as the date of mailing of this notice: KR,US

In accordance with Rule 47.1(c), third sentence, those Offices will accept the present notice as conclusive evidence that the communication of the international application has duly taken place on the date of mailing indicated above and no copy of the international application is required to be furnished by the applicant to the designated Office(s).

2. The following designated Offices have waived the requirement for such a communication at this time:

CN.EP.SG

The communication will be made to those Offices only upon their request. Furthermore, those Offices do not require the applicant to furnish a copy of the international application (Rule 49.1(a-bis)).

3. Enclosed with this notice is a copy of the international application as published by the International Bureau on 01 November 2001 (01.11.01) under No. WO 01/82274

# REMINDER REGARDING CHAPTER II (Article 31(2)(a) and Rule 54.2)

If the applicant wishes to postpone entry into the national phase until 30 months (or later in some Offices) from the priority date, a demand for international preliminary examination must be filed with the competent International Preliminary Examining Authority before the expiration of 19 months from the priority date.

It is the applicant's sole responsibility to monitor the 19-month time limit.

Note that only an applicant who is a national or resident of a PCT Contracting State which is bound by Chapter II has the right to file a demand for international preliminary examination (at present, all PCT Contracting States are bound by Chapter II).

#### REMINDER REGARDING ENTRY INTO THE NATIONAL PHASE (Article 22 or 39(1))

If the applicant wishes to proceed with the international application in the national phase, he must, within 20 months or 30 months, or later in some Offices, perform the acts referred to therein before each designated or elected Office.

For further important information on the time limits and acts to be performed for entering the national phase, see the Annex to Form PCT/IB/301 (Notification of Receipt of Record Copy) and the PCT Applicant's Guide, Volume II.

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

Authorized officer

J. Zahra

Facsimile No. (41-22) 740.14.35

Telephone No. (41-22) 338.91.11

# 国際調査報告

(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 H1019-02	今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220) 及び下記5を参照すること。				
国際出願番号 PCT/JP01/03474	国際出願日(日.月.年)	23.	04.01	優先日 (日.月.年) 24.04.00	
出願人 (氏名又は名称) 松下電器産業株式会社		<u>.</u>			
書の提出があった。	る。  ページであ  技術文献の写し  (ほか、この国にれた国際の  に以はアミノ  の原の  に以よる  にカンナ  とはより  とはいる  に提出された  の記述  の記述  の記述  の記述  の記述  の記述  の記述  の記	る。 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	されている。 がされたものに基づ に基づき国際調査 含んでおり、次の配 スクによる配列表 よる配列表 ・シブルディスクに らける国際出願の開	づき国際調査を行った。 を行った。 記列表に基づき国際調査を行った。	
2.   請求の範囲の一部の調査を	ができない(第	I 欄参	照)。		
3. 発明の単一性が欠如してい	ハる(第Ⅱ欄参)	照)。			
4. 発明の名称は 🔲 出	頭人が提出した	ものを	承認する。		
□ 次Ⅰ	こ示すように国	際調査	機関が作成した。	·	
5. 要約は 🛛 出	<b>顔人が提出した</b>	ものを	承認する。	•	
	祭調査機関が作	成した。	うに、法施行規則第 。出願人は、この日 提出することができ	第47条(PCT規則38.2(b))の規定により 国際調査報告の発送の日から1カ月以内にこ きる。	
6. 要約書とともに公表される図は、 第 <u>1</u> 図とする。 X 出		おりで	ある。	□ なし	
	類人は図を示さ	なかっ	た。		
本	図は発明の特徴	を一層	よく表している。 		

## A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl' G09F9/30, H01L29/78, G02F1/133, G02F1/1368, G02F1/1343, G09G3/36

#### B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' G09F9/30, G02F1/133, G02F1/1368, G02F1/1343

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報

1971-2001年

日本国登録実用新案公報

1994-2001年

日本国実用新案登録公報

1996-2001年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

#### C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X A	JP 11-183932 A (株式会社東芝), 9. 7月. 1 999 (09. 07. 99) (ファミリーなし)	11, 66, 76 1–10, 12–65, 67–75, 77–83
A	JP 11-109369 A (株式会社東芝), 23.4月. 1999 (23.04.99) (ファミリーなし)	1-83
A	JP 7-168208 A (シチズン時計株式会社), 4.7月 1995 (04.07.95) (ファミリーなし)	1-83
A	JP 10-268357 A (東芝電子エンジニアリング株式 会社), 9.10月.1998 (09.10.98) (ファミリ ーなし)	1-83

#### X C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」、国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

24.07.01

国際調査報告の発送日

81.07.01

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 柿崎 拓



3 X | 9 2 3 5

電話番号 03-3581-1101 内線 3371

G ((#2.)	即ましてし切りとして女神	
り (続さ) 引用文献の カテゴリー*	関連すると認められる文献 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Α	JP 2000-2889 A (三菱電機株式会社), 7.1 月.2000 (07.01.00) (ファミリーなし)	1-83
A	JP 11-352464 A (日本テキサス・インスツルメンツ株式会社), 24.12月.1999 (24.12.99) (ファミリーなし)	1-83
		·
		·
• ·		




# **PCT REQUEST**

# Draft (NOT for submission) - printed on 14.12.2001 05:19:19 PM

H1019-02

0	For receiving Office use only	
0-1	International Application No.	
0-2	International Filing Date	
-		
0-3	Name of receiving Office and "PCT International Application"	
0-4	Form - PCT/RO/101 PCT Request	
0-4-1	Prepared using	DOM FINCY Woulder C 00
0-4-1	i repared damig	PCT-EASY Version 2.92
0-5	Petition	(updated 01.03.2001)
	The undersigned requests that the	
	present international application be processed according to the Patent Cooperation Treaty	
0-6	Receiving Office (specified by the applicant)	Japan Patent Office (RO/JP)
0-7	Applicant's or agent's file reference	H1019-02
ī	Title of invention	DISPLAY APPARATUS AND METHOD FOR DRIVING THE SAME
П	Applicant	
II-1	This person is:	applicant only
II-2	Applicant for	all designated States except US
11-4	Name	MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
II-5	Address:	1006-banchi, Oaza-Kadoma,
		Kadoma-shi, Osaka 571-8501
		Japan
II-6	State of nationality	JP
II-7	State of residence	JP
II-8	Telephone No.	+81-6-6908-1473
II-9 —	Facsimile No.	+81-6-6906-1643
III-1	Applicant and/or inventor	
III-1-1	This person is:	applicant and inventor
III-1-2	Applicant for	US only
III-1-4	Name (LAST, First)	KUMAGAWA, Katsuhiko
III-1-5	Address:	9-14-302, Midorimachi,
		Neyagawa-shi, Osaka 572-0022
		Japan
III-1-6	State of nationality	JP
III-1-7 	State of residence	JP



III-2	Applicant and/or inventor				
111-2-1	This person is:	applicant and inventor			
111-2-2	Applicant for	US only			
111-2-4	Name (LAST, First)	KIMURA, Masanori			
111-2-5	Address:	19-401, Shinmachi,			
		Daitou-shi, Osaka 574-0037			
		Japan			
111-2-6	State of nationality	JP			
111-2-7	State of residence	JP			
III-3	Applicant and/or inventor				
III-3-1	This person is:	applicant and inventor			
111-3-2	Applicant for	US only			
111-3-4	Name (LAST, First)	FUKAMI, Tetsuo			
111-3-5	Address:	3-14, Miyukihigashimachi,			
	1	Neyagawa-shi, Osaka 572-0055			
		Japan			
III-3-6	State of nationality	JP			
III-3-7	State of residence	JP			
III-4	Applicant and/or inventor				
III-4-1	This person is:	applicant and inventor			
111-4-2	Applicant for	US only			
III-4-4	Name (LAST, First)	TAKIMOTO, Akio			
III-4-5	Address:	4-1, Kunimatsucho,			
		Neyagawa-shi, Osaka 572-0016			
		Japan			
III-4-6	State of nationality	JP			
111-4-7	State of residence	JP			
III-5	Applicant and/or inventor				
III-5-1	This person is:	applicant and inventor			
III-5-2	Applicant for	US only			
III-5-4	Name (LAST, First)	TANAKA, Yukio			
III-5-5	Address:	A-104, 19, Misasagitayamacho,			
		Yamashina-ku,			
		Kyoto-shi, Kyoto 607-8405			
i		Japan			
III-5-6	State of nationality	JP			
III-5-7 ————	State of residence	JP			

Draft (NOT for submission) - printed on 14.12.2001 05:19:19 PM

III-6	Applicant and/or inventor					
III-6-1	This person is:	applicant and inventor				
III-6-2	Applicant for	US only				
111-6-4	Name (LAST, First)	KOMORI, Kazunori				
111-6-5	Address:	4-6-4-1007, Suzukakedai,				
		Sanda-shi, Hyogo 669-1322				
		Japan				
111-6-6	State of nationality	JP				
III-6-7	State of residence	JP				
IV-1	Agent or common representative; or					
	address for correspondence The person identified below is	agent				
	hereby/has been appointed to act on	agent				
	behalf of the applicant(s) before the competent International Authorities as:					
IV-1-1	Name (LAST, First)	IKEUCHI, Hiroyuki				
IV-1-2	Address:	Suite 401, UMEDA PLAZA Building, 3-25,				
		Nishitenma 4-chome, Kita-ku,				
		Osaka-shi, Osaka 530-0047				
		Japan				
IV-1-3	Telephone No.	+81-6-6361-9334				
IV-1-4	Facsimile No.	+81-6-6361-9335				
IV-2	Additional agent(s)	additional agent(s) with same address as				
		first named agent				
IV-2-1	Name(s)	SATO, Kimihiro; KAMADA, Koichi; TORAOKA,				
		Keiji; TSUJIMARU, Koichiro; KURODA,				
	·	Shigeru				
V	Designation of States					
V-1	Regional Patent (other kinds of protection or treatment,	EP: AT BE CH&LI CY DE DK ES FI FR GB GR				
	if any, are specified between	IE IT LU MC NL PT SE TR and any other				
	parentheses after the designation(s) concerned)	State which is a Contracting State of				
	,	the European Patent Convention and of				
V-2	Notional Potent	the PCT				
<b>∀-</b> ∠	National Patent (other kinds of protection or treatment,	CN KR SG US				
	if any, are specified between parentheses after the designation(s)					
	concerned)					



V-5	Precautionary Designation Statement	
	In addition to the designations made	
	under items V-1, V-2 and V-3, the	
	applicant also makes under Rule 4.9(b)	
	all designations which would be	
	permitted under the PCT except any	
	designation(s) of the State(s) indicated under item V-6 below. The applicant	
	declares that those additional	
	designations are subject to confirmation	
	and that any designation which is not	
	confirmed before the expiration of 15 months from the priority date is to be	
	regarded as withdrawn by the applicant	
	at the expiration of that time limit.	
V-6	Exclusion(s) from precautionary	NONE
	designations	
VI-1	Priority claim of earlier national	
V/I 4 4	application	
VI-1-1	Filing date	24 April 2000 (24.04.2000)
VI-1-2	Number	Patent Application 2000-122688
VI-1-3	Country	JP
VI-2	Priority claim of earlier national application	
VI-2-1	Filing date	27 April 2000 (27.04.2000)
VI-2-2	Number	Patent Application 2000-127445
VI-2-3	Country	JP
VI-3	Priority claim of earlier national	
	application	
VI-3-1	Filing date	12 June 2000 (12.06.2000)
VI-3-2	Number	Patent Application 2000-175407
VI-3-3	Country	JP
VI-4	Priority claim of earlier national application	
VI-4-1	Filing date	16 June 2000 (16.06.2000)
VI-4-2	Number	
VI-4-3	Country	Patent Application 2000-181099
	<u> </u>	JP
VII-1	International Searching Authority Chosen	Japan Patent Office (JPO) (ISA/JP)
VIII	Declarations	Number of declarations
VIII-1	Declaration as to the identity of the	-
VIII-2	inventor	
VIII-2	Declaration as to the applicant's entitlement, as at the international filing	
	date, to apply for and be granted a	
	patent	
VIII-3	Declaration as to the applicant's	-
	entitlement, as at the international filing date, to claim the priority of the earlier	
	application	
VIII-4	Declaration of inventorship (only for the	
	purposes of the designation of the	
	United States of America)	
VIII-5	Declaration as to non-prejudicial disclosures or exceptions to lack of	-
	novelty	

H1019-02

# Draft (NOT for submission) - printed on 14.12.2001 05:19:19 PM

IX	Check list	number of sheets	electronic file(s) attached
IX-1	Request (including declaration sheets)	6	-
IX-2	Description	84	-
IX-3	Claims	24	-
IX-4	Abstract	1	h1019-02abstract.tx
IX-5	Drawings	44	_
IX-7	TOTAL	159	
•	Accompanying items	paper document(s) attached	electronic file(s) attached
IX-8	Fee calculation sheet	<b>/</b>	-
IX-9	Original separate power of attorney	<b>✓</b>	-
IX-11	Copy of general power of attorney	<b>✓</b>	40
IX-17	PCT-EASY diskette		Diskette
IX-19	Figure of the drawings which should accompany the abstract	1	
IX-20	Language of filing of the international application	Japanese	
X-1	Signature of applicant, agent or common representative		•
X-1-1	Name (LAST, First)	IKEUCHI, Hiroyuki	
X-2	Signature of applicant, agent or common representative		
X-2-1	Name (LAST, First)	SATO, Kimihiro	
X-3	Signature of applicant, agent or common representative		
X-3-1	Name (LAST, First)	KAMADA, Koichi	
X-4	Signature of applicant, agent or common representative		
X-4-1	Name (LAST, First)	TORAOKA, Keiji	
X-5	Signature of applicant, agent or common representative		
X-5-1	Name (LAST, First)	TSUJIMARU, Koichiro	
X-6	Signature of applicant, agent or common representative	·	
X-6-1	Name (LAST, First)	KURODA, Shigeru	

# FOR RECEIVING OFFICE USE ONLY

10-1	Date of actual receipt of the		<del></del>	
	purported international application	 		

# **PCT REQUEST**

Draft (NOT for submission) - printed on 14.12.2001 05:19:19 PM

H.	101	9.	02
	101	3.	v

10-2	Drawings:	
10-2-1	Received	
10-2-2	Not received	
10-3	Corrected date of actual receipt due to later but timely received papers or drawings completing the purported international application	
10-4	Date of timely receipt of the required corrections under PCT Article 11(2)	
10-5	International Searching Authority	ISA/JP
10-6	Transmittal of search copy delayed until search fee is paid	

# FOR INTERNATIONAL BUREAU USE ONLY

11-1	Date of receipt of the record copy by	
	the International Bureau	

特許協力条約に基づく国際出願願書 原本(出顧用) - 印刷日時 2001年04月20日 (20.04.2001) 金曜日 17時16分57秒

H1019-02

	2017 (M2071) 1741L	
0	受理官庁記入欄	
0-1	国際出願番号.	
		• ,
0-2	国際出願日	
0-3	(受付印)	
	(21)77	
		<u> </u>
0-4	様式-PCT/RO/101	
	この特許協力条約に基づく国	
	際出願願書は、	
0-4-1	右記によって作成された。	PCT-EASY Version 2.91
		(updated 01.01.2001)
0-5	申立て	(upuateu oi. oi. 2001)
0-0		
	出願人は、この国際出願が特許	
	協力条約に従って処理されるこ	
0-6	とを請求する。	
0-0	出願人によって指定された受	日本国特許庁(RO/JP)
0-7	理官庁	
	出願人又は代理人の書類記号	H1019-02
T	発明の名称	表示装置およびその駆動方法
TI	出願人	
I I – I	この欄に記載した者は	出願人であ る (applicant only)
I I -2	右の指定国についての出願人で	米国を除くすべての指定国(all designated States
	ある。	
** **-	'	except US)
II-4ja	名称	松下電器産業株式会社
II-4en	Name	MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.
II-5ja	あ て名:	571-8501 日本国
		大阪府 門真市
		人权心   1544
11 5	1, , ,	大字門真1006番地
l 1-5en	Address:	1006-banchi, Oaza-Kadoma,
		Kadoma-shi, Osaka 571-8501
		Japan
11-6	国籍 (国名)	日本国 JP
11-7	住所(国名)	
11-8	L '	日本国 JP
	電話番号	+81-6-6908-1473
I I -9	ファクシミリ番号	+81-6-6906-1643
111-1	その他の出願人又は発明者	
1-1-111	この欄に記載した者は	出願人及び発明者であ る(applicant and
		inventor)
I I I -1 -2	右の指定国についての出願人で	
	ある。	米国のみ (US only)
[[]-1-4ia	氏名(姓名)	#8111 士文
		熊川 克彦
	Name (LAST, First)	KUMAGAWA, Katsuhiko
III-1-5ja	あ て名:	572-0022 日本国
	1	大阪府 寝屋川市
		緑町9-14-302
[[]-1-5en	Address:	
	nuui ess.	9-14-302, Midorimachi,
		Neyagawa-shi, Osaka 572-0022
		Japan
111-1-6	国籍 (国名)	日本国 JP
111-1-7	住所 (国名)	日本国
		<u>    42 4                               </u>



特許協力条約に基づく国際出願願書 原本(出顧用) - 印刷日時 2001年04月20日 (20.04.2001) 金曜日 17時16分57秒

111-2	その他の出願人又は発明者	
111-2-1	この欄に記載した者は	山岡 L TATON TO THE TATE OF A CONTINUE OF A C
•••	この地での状とだって	出願人及び発明者であ る (applicant and inventor)
111-2-2	右の指定国についての出願人で	
111 0 2	おる。	米国のみ (US only)
111-2-4ja	氏名(姓名)	木村 雅典
III-2-4en	Name (LAST, First)	KIMURA, Masanori
1[1-2-5ja	あて名:	574-0037 日本国
	0 04.	大阪府  大東市
		大阪が「大米リ   新町19-401
III-2-5en	Address:	19-401, Shinmachi,
•	nudicss.	Daitou-shi, Osaka 574-0037
		Japan
111-2-6	国籍 (国名)	日本国 JP
111-2-7	住所(国名)	
111-3	その他の出願人又は発明者	日本国 JP
111-3-1	この欄に記載した者は	出願人及び発明者であ る (applicant and
•	C O IM IC ID 4X O /C-B IX	山麓人及び光明省にある (applicant and linventor)
111-3-2	右の指定国についての出願人で	
	ある。	<b>本国のみ (03 0111)</b>
III-3-4ja	氏名(姓名)	深海 徹夫
III-3-4en	Name (LAST, First)	FUKAMI, Tetsuo
[[[-3-5]a	あ て名:	572-0055 日本国
		大阪府 寝屋川市
		御幸東町3-14
III-3-5en	Address:	3-14, Miyukihigashimachi,
		Neyagawa-shi, Osaka 572-0055
		Japan
111-3-6	国籍 (国名)	日本国 JP
111-3-7	住所 (国名)	11 T
111-4	その他の出願人又は発明者	
III-4-I	この欄に記載した者は	出願人及び発明者であ る(applicant and
		inventor)
111-4-2	右の指定国についての出願人で	
	ある。	Alamana, (an anna)
	氏名(姓名)	<b>滝本 昭雄</b>
	Name (LAST, First)	TAKIMOTO, Akio
111-4-5ja	あ て名:	572-0016 日本国
		大阪府 寝屋川市
		国松町4-1
III-4-5en	Address:	4-1, Kunimatsucho,
		Neyagawa-shi, Osaka 572-0016
		Japan
111-4-6	国籍 (国名)	日本国 JP
111-4-7	住所 (国名)	日本国 JP
	1	



特許協力条約に基づく国際出願顧書 原本(出願用) - 印刷日時 2001年04月20日 (20.04.2001) 金曜日 17時16分57秒

	MANA Absorbation Management	2001年04月20日(20.04.2001)亚曜日(11時10月31 <b>년</b> )
111-5	その他の出願人又は発明者	
111-5-1	この欄に記載した者は	出願人及び発明者であ る (applicant and linventor)
111-5-2	右の指定国についての出願人である。	
[[]-5-4ja	氏名(姓名)	田中 幸生
	Name (LAST, First)	TANAKA, Yukio
III-5-5ja	あ て名:	607-8405 日本国
i I I -5-5en	Address:	京都府 京都市 山科区御陵田山町19 A-104 A-104, 19, Misasagitayamacho, Yamashina-ku, Kyoto-shi, Kyoto 607-8405 Japan
111-5-6	国籍 (国名)	日本国 JP
111-5-7	住所 (国名)	日本国 JP
TII-6	その他の出願人又は発明者	H-T-E VI
111-6-1	この欄に記載した者は	出願人及び発明者であ る (applicant and inventor)
111-6-2	右の指定国についての出願人である。	
	氏名(姓名)	小森 一徳
	Name (LAST, First)	KOMORI. Kazunori
111 <b>-</b> 6-5ja	あ て名:	669-1322 日本国
III-6-5en	Address:	兵庫県 三田市 すずかけ台4-6-4-1007 4-6-4-1007, Suzukakedai, Sanda-shi, Hyogo 669-1322
111-6-6	  国籍(国名)	
111-6-7	住所(国名)	日本国 JP
TV-I	代理人又は共通の代表者、通	日本国 JP
., .	大屋人人は共通の代表者、通知のあて名   下記の者は国際機関において右   記のごとく出願人のために行動   する。	代理人 (agent)
IV-1-1 ja	氏名(姓名)	池内 寛幸
	Name (LAST, First)	IKEUCHI, Hiroyuki
IV-1-2ja	あ て名:	530-0047 日本国
IV-1-2en	Address:	大阪府 大阪市 北区西天満4丁目3番25号梅田プラザビル401号室 Suite 401, UMEDA PLAZA Building, 3-25, Nishitenma 4-chome, Kita-ku, Osaka-shi, Osaka 530-0047
		Japan
IV-1-3	電話番号	+81-6-6361-9334
IV-1-4	ファクシミリ番号	+81-6-6361-9335
TV-2	その他の代理人	筆頭代理人と同じあ て名を有する代理人 (additional agent(s) with same address as first
IV-2-1 j a	氏名	named agent) 佐藤 公博; 鎌田 耕一; 乕丘 圭司; 辻丸 光一郎;
IV-2-len	Name (s)	黒田 茂 SATO, Kimihiro; KAMADA, Koichi; TORAOKA, Keiji;
		TSUJIMARU, Koichiro; KURODA, Shigeru





特許協力条約に基づく国際出願顧書 原本(出顧用) - 印刷日時 2001年04月20日 (20.04.2001) 金曜日 17時16分57秒

H1019-02

<b>V</b>	国の指定	<del></del>	
V-1	広域特許	EP: AT BE CH&LI CY DE DE	OK ES FI FR GB GR IE IT
	(他の種類の保護又は取扱いを 求める場合には括弧内に記載す	LU MC NL PT SE TR	
			こと特許協力条約の締約国で
V-2	<u> </u>	ある他の国	
1-2	国内特許  (他の種類の保護又は取扱いを	CN KR SG US	
	求める場合には括弧内に記載す		
	る。)		
V-5	指定の確認の宣言		
	出願人は、上記の指定に加えて  、規則4.9(b)の規定に基づき、		
	特許協力条約のもとで認められ		
	る他の全ての国の指定を行う。		
	ただし、V-6欄に示した国の指  定を除く、出願人は、これらの		
	定を除く。出願人は、これらの 追加される指定が確認を条件と		
	していること、並びに優先日から15月が経過する前にその確認		
	がなされない指定は、この期間		
	の経過時に、出願人によって取		
	り下げられたものとみなされる		
V-6	ことを宣言する。   指定の確認から除かれる国	なし (NONE)	
VI-I	先の国内出願に基づく優先権	/AC (HUIL)	<del></del>
•••	主張		
VI-1-1 VI-1-2	先の出願日	2000年04月24日(24.04.2	2000)
VI-1-2 VI-1-3	先の出願番号 国名	特願2000-122688	
VI-1-3	国石   先の国内出願に基づく優先権	日本国 JP	
	北の国内山嶼に塞りて優元権		
VI-2-1	先の出願日	2000年04月27日(27.04.2	2000)
VI-2-2	先の出願番号	特願2000-127445	
VI-2-3	国名	日本国 JP	
VI-3	先の国内出願に基づく優先権 主張		
V ( -3-1	エ版   先の出願日	2000年06月12日(12.06.2	onn)
VI-3-2	先の出願番号	特願2000-175407	.0007
VI-3-3	国名	日本国 JP	
VI-4	先の国内出願に基づく優先権		
VI-4-1	主張  先の出願日	2000 <del>(</del>	2000)
VI-4-2	先の出願番号	2000年06月16日(16.06.2 特願2000-181099	.000/
VI-4-3	国名	日本国 JP	
VII-1	特定された国際調査機関(ISA)	日本国特許庁(ISA/JP)	
VIII	照合欄	用紙の枚数	添付された電子データ
VIII-1	願書	6	-
VIII-2	明細書	84	<b> -</b>
VIII-3	請求の範囲	24	-
VIII-4	要約	1	h1019-02abstract.txt
VIII-5	図面	44	-
VIII-7	合計	159	

5/6

特許協力条約に基づく国際出願顧書 原本(出顧用) - 印刷日時 2001年04月20日 (20.04.2001) 金曜日 17時16分57秒

H1019-02

		3.74 · · · · · · · · · · · · · · · · · · ·	添付された電子データ
VIII-8	添付書類  手数料計算用紙	添付 ✓	森内された電子データー
VIII-9	別個の記名押印された委任状	<u> </u>	_
VIII-10	包括委任状の写し	· · · · · · · · · · · · · · · · · · ·	_
VIII-16	PCT-EASYディスク	-	フレキシブルディスク
VIII-18	要約書とともに提示する図の	1	7047777777
VIII-19	番号 国際出願の使用言語名:	日本語 (Japanese)	
TX-1	提出者の記名押印	一种的(Japanese) 一种的草	
	TELL E STEPLINE		
11-1-1	氏名(姓名)	池内 寛幸	2)
1X-2	提出者の記名押印		
1X <b>-</b> 2-1	氏名(姓名)	佐藤 公博	
TX-3	提出者の記名押印	KI A A	
	TELLINE STRUCTUM PA		<u> </u>
1 <b>X-</b> 3-1	氏名(姓名)	鎌田 耕一	三語(三
11-4	提出者の記名押印	宣馬罕	
		l with	
IX-4-1	氏名(姓名)	<b>乕丘 圭司</b> 医宝剂	<b></b>
TX-5	提出者の記名押印	写起完	
		<b>高</b> 記程	
1 <b>X-</b> 5-1	氏名(姓名)	<b>辻丸 光一郎</b>	
TX-6	提出者の記名押印		3
			₽l
IX-6-1	氏名(姓名)	黒田 茂	9 5
		受理官庁記入欄	
10-1	国際出願として提出された書類の実際の受理の日		
10-2	図面:		
10-2-1	受理された		
10-2-2	不足図面がある		
10-3	国際出願として提出された書 類を補完する書類又は図面で		
	あってその後期間内に提出さ		
	れたものの実際の受理の日(		
10-4	訂正日)		
10 1	特許協力条約第11条(2)に基づ く必要な補完の期間内の受理		
	の日		
10-5	出願人により特定された国際 調査機関	ISA/JP	
10-6	調査手数料未払いにつき、国		
	際調査機関に調査用写しを送	·	
	付していない	<u> </u>	·





H1019-02

6/6

特許協力条約に基づく国際出願顧書 原本 (出顧用) - 印刷日時 2001年04月20日 (20.04.2001) 金曜日 17時16分57秒

国際事務局記入欄

記録原本の受理の日

### (12)特許協力条約に基づいて公開された国際出願

#### (19) 世界知的所有権機関 国際事務局



# 

#### (43) 国際公開日 2001 年11 月1日 (01.11.2001)

### **PCT**

### (10) 国際公開番号 WO 01/82274 A1

(51) 国際特許分類?: G09F 9/30, H01L 29/78, G02F 1/133, 1/1368, 1/1343, G09G 3/36

(21) 国際出願番号:

PCT/JP01/03474

(22) 国際出願日:

2001年4月23日(23.04.2001)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特顧2000-122688 2000 年4 月24 日 (24.04.2000) JP 特顧2000-127445 2000 年4 月27 日 (27.04.2000) JP 特顧2000-175407 2000 年6 月12 日 (12.06.2000) JP 特顧2000-181099 2000 年6 月16 日 (16.06.2000) JP


(71) 出願人 (米国を除く全ての指定国について): 松下電 器産業株式会社 (MATSUSHITA ELECTRIC INDUS-TRIAL CO., LTD.) [JP/JP]; 〒571-8501 大阪府門真市 大字門真1006番地 Osaka (JP). (72) 発明者; および

- 75) 発明者/出版人 (米国についてのみ): 龍川克彦 (KUMAGAWA, Katsuhiko) [JP/JP]; 〒 572-0022 大 阪府寝屋川市緑町9-14-302 Osaka (JP). 木村雅典 (KIMURA, Masanori) [JP/JP]; 〒 574-0037 大阪府大東市新町19-401 Osaka (JP). 深海微夫 (FUKAMI, Tetsuo) [JP/JP]; 〒 572-0055 大阪府寝屋川市御幸東町3-14 Osaka (JP). 流本昭雄 (TAKIMOTO, Akio) [JP/JP]; 〒 572-0016 大阪府寝屋川市国松町4-1 Osaka (JP). 田中幸生 (TANAKA, Yukio) [JP/JP]; 〒 607-8405 京都府京都市山科区御陵田山町19 A-104 Kyoto (JP). 小森一徳 (KOMORI, Kazunori) [JP/JP]; 〒 669-1322 兵庫県三田市すずかけ台4-6-4-1007 Hyogo (JP).
- (74) 代理人: 池内寛幸,外(IKEUCHI, Hiroyuki et al.); 〒 530-0047 大阪府大阪市北区西天満4丁目3番25号 梅 田プラザビル401号室 Osaka (IP).
- (81) 指定国 (国内): CN, KR, SG, US.

[枝葉有]

(54) Title: DISPLAY UNIT AND DRIVE METHOD THEREFOR

(54) 免明の名称: 表示装置およびその駆動方法



- A...VIDEO SIGNAL SIDE DRIVE CIRCUIT
- B...SCANNING SIGNAL SIDE DRIVE CIRCUIT

(57) Abstract: A crystal display unit for performing a capacity coupling drive, wherein voltage irregularities and display irregularities due to a larger size and a higher resolution are eliminated. A display unit comprising a plurality of pixel electrodes (5) disposed in a matrix form, switching elements (3) connected to the electrodes, scanning electrodes (1), video signal electrodes (2), and counter electrodes for forming a capacitance between them and pixel electrodes (5), wherein a storage capacity (7) is provided between pixel electrodes (5) and scanning electrodes excluding that in the current stage, at least two capacity components including at least a capacity (4) between switching elements' gates and draines and the storage capacity (7) and connected to pixel electrodes (5) have different values according to the distances from the feed ends of the scanning electrodes (1), and capacity components at respective pixels are set so that a first capacity ratio α gd = Cgd/Ctot increases continuously or step-wise according to the distances from the feed ends of scanning electrodes (1) and a second capacity ratio α st = Cst/Ctot is about constant, where a total capacity connected to pixel electrodes (5) at one pixel is Ctot.

/装葉有/

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, 2文字コード及び他の略語については、定期発行される DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR). 添付公開書類:

各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

国際調査報告書

17

(57) 要約:

容量結合駆動を行う液晶表示装置において、大型化・高解像度化にと もなう電圧むら・表示むらを解消する。

マトリクス状に配置された複数の画素電極 5 と、これに接続されたス イッチング素子3と、走査電極1と、映像信号電極2と、画素電極5と の間に容量を形成する対向電極とを備えた表示装置において、画素電極 5と走査電極1のうち当段の走査電極1を除くものとの間に蓄積容量7 を備え、スイッチング素子3のゲート・ドレイン間容量4および蓄積容 量7のうち少なくとも一方を含む、画素電極5に接続された2つ以上の 容量成分が、走査電極1の給電端からの距離に応じて異なった値を有し ており、1つの画素において画素電極5に接続される全容量をCtot と した場合に、第1の容量比αgd=Cgd/Ctot を、走査電極1の給電端 からの距離に応じて連続的にまたは段階的に増加させたり、第2の容量 比αst=Cst/Ctot が略一定になるように各画素における容量成分を 設定する。

### 明細書

# 表示装置およびその駆動方法

### 技術分野

本発明は、薄膜トランジスタなどのスイッチング素子を用いたアクテ 5 ィブマトリクス型の表示装置に関するものである。

### 背景技術

液晶表示装置は、薄型軽量のフラットディスプレイとして、各種電子機器の表示装置に広く用いられている。なかでも、薄膜トランジスタな だのスイッチング素子を用いたアクティブマトリクス型の液晶表示装置 はその優れた画像特性により、パーソナルコンピュータ用のモニターディスプレイや、液晶テレビなどへの応用がさかんである。

このアクティブマトリクス型液晶表示装置の1つの駆動方法として、特開平 2-913 号公報やエーエム・エルシーディー 95 (AM-LCD95) の 59 ~62 ページに開示された容量結合駆動法がある。これは蓄積容量と画素容量の間の容量結合を通じて、画素電極電位に重畳電圧を加えるものである。通常、蓄積容量は画素電極と前段または後段の走査電極 (ゲート電極、あるいはゲート線ともいう) との間に形成され、前段または後段の走査電圧 (ゲート電圧) をステップ状に変化させることで重畳電圧を を与えている。この電圧重畳の効果により、映像信号電圧 (ソース電圧) の低電圧化、駆動電力の低減、応答速度の向上、駆動信頼性の向上などの効果を得ている。

図34は前段走査電極と画素電極の間に蓄積容量Cst を形成した液晶表示装置の1画素の等価回路を示すものであり、図35はこれを駆動

WO 01/82274 PCT/JP01/03474

した場合の各部の電位を説明するためのものである。図34において、TFT は薄膜トランジスタ (Thin Film Transistor)、Cgd はゲート・ドレイン間容量、Clc は画素電極ー共通電極間容量(主に液晶によって形成される容量であるが、それ以外の媒質が電気的に直列あるいは並列 に付加されることにより生じる容量成分もある。あるいは意図的にこのような容量を付加することもある。)であり、Vg(n-1)は前段走査電極の電位、Vg(n)は当段走査電極の電位、Vs または Vsig は映像信号電位、Vd は画素電極電位、Vc または Vcom は共通電極の電位を示している。

図35を用いて画素電極電位 Vd の変化を説明する。図35は、奇数 フレーム、偶数フレームとも、前段と当段のみの走査電極電位の変化を模式的に示している。上側が前段 Vg(n-1)、下側が当段 Vg(n)の走査電極電位の変化である。図中、Vc が共通電極電位、Vd が画素電極電位、Vsigが映像信号電圧、Vgoff が走査電極電位オフレベル、Vgon が走査電極電位オンレベル、Vge (+) および Vge (-) が補償電圧である。

15 容量結合駆動法を用いる構成の場合、当段の走査電極電位 Vg(n)の変化を見ると、まず、当段の走査電極電位 Vg(n)がオンレベル Vgon になる。次に、当段の走査電極電位 Vg(n)をオフとし、かつ、前段または後段の偶数フレームの画素電極電位 Vd に重畳電圧を加えるため、補償電位 Vge(-)のレベルとなる。この補償電位 Vge(-)印加期間後、当段の走査電極電位 Vg(n)のオフレベル Vgoff となる。なお、補償電位 Vge(-)印加期間内において、当段と容量結合する前段の偶数フレームの走査電極電位 Vg(n-1)は、Vge(+)から Vgoff に変化している。

 奇数フレーム当段の画素電極電位 Vd の変化を説明する。まず、当段の走査電極電位 Vg(n)がオンレベル Vgon になると、TFT が導通状態 (ON 状態) となり、画素電極電位 Vd が Vsig(-)に充電される。なお、奇数 フレームでは映像信号電圧 Vsig は負の値をとり、Vsig(-)である。 7

次に、当段の走査電極電位 Vg(n) が補債電位 Vge(-) となり、TFT はオフレベルとなり、非導通状態になる。この走査電極電位 Vg(n) がオフになる瞬間、TFTに形成された容量と画素内のトータル容量との容量結合により画素電圧が $\Delta V1$  の電圧降下を起こす。この降下電圧  $\Delta V1$  は突き抜け電圧と呼ばれ、以下の式(数 1)で表される。

(数1)

 $\Delta V 1 = \alpha gd \cdot \Delta Vg1$ 

ここで、 $\Delta Vg1$  は(数 2)に示す走査電極電位 Vg(n)の変化、 $\alpha gd$  は(数 3)に示す容量比であり、Cgd はゲート・ドレイン電極間容量、

10 Clc は液晶容量、Cst は蓄積容量である。

(数2)

 $\Delta Vg1 = Vgon - Vge(-)$ 

(数3)

 $\alpha gd = Cgd / (Cst + Cgd + Clc)$ 

- 次に、前段の偶数フレームの走査電極電位が Vge(+)から Vgoff となるが、当段の画素電極と前段の走査電極間は蓄積容量 Cst で容量結合しているため、画素電極電位 Vd には、この電圧差に比例した結合電圧 Δ V 2 が下向きに重畳される。この重畳電圧 Δ V 2 は、以下の式(数 4)で表わされる。
- 20 (数4)

 $\Delta V 2 = \alpha st \cdot \Delta Vge(\dagger)$ 

なお、本明細書において、 $\Delta Vge(+)$ は(数 5)に示す前段の走査電極電位 Vg(n-1)の変化、 $\alpha$ stは(数 6)に示す容量比を示すものとする。

(数5)

 $\Delta Vge(+) = Vge(+) - Vgoff$ (δ)

 $\alpha st = Cst / (Cst + Cgd + Clc)$ 

次に、当段の走査電極電位 Vg(n) が補償電位 Vge(-) から Vgoff になる。この瞬間にも、TFTに形成された容量と画素内のトータル容量との容量結合により画素電圧が  $\Delta V$  3 の電圧変化を起こす。この変化電圧  $\Delta V$  3 は、以下の式(数 7)で表わされる。

(数7)

 $\Delta V 3 = \alpha gd \cdot \Delta Vge (-)$ 

なお、本明細書において、 $\Delta Vge(-)$ は(数 8)に示す当段の走査電極電位 Vg(n)の変化、 $\alpha gd$ は(数 3)に示した容量比を示すものとする。

10 (数8)

. . . .

 $\Delta Vge(-) = Vge(-) - Vgoff$ 

以上の電圧変化により画素電極電位 Vd は、(数9) に示す Vdo(-)となり、次の走査駆動まで Vdo(-)を維持する。

(数 9)

15  $Vdo(-) = Vsig(-) - \Delta V 1 - \Delta V 2 - \Delta V 3$ 

 $= Vsig(-) - \alpha gd \cdot \Delta Vg1 - \alpha st \cdot \Delta Vge(+) - \alpha gd \cdot \Delta Vge(-)$ 

偶数フレームについても同様に解析することができ、(数10) に示す Vdo(+)となり、次の走査駆動まで Vdo(+)を維持する。なお、偶数フレームにおいては、映像信号電圧 Vsig は正の値をとり、Vsig(+)であり、

20 画素電極電位 Vd を Vsig(+)に充電した後、当段には Vge(+)の補償電位が加わり、前段の奇数フレームの走査電極には負の補償電位 Vge(-)が 重畳されている。

(数10)

 $Vdo(+) = Vsig(+) - \alpha gd \cdot \Delta Vg2 - \alpha st \cdot \Delta Vge(-) - \alpha gd \cdot \Delta Vge(+)$ 

25 但し、 $\Delta Vg2=Vgon-Vge(+)$ 

この結果、映像信号電極には小さな振幅 (Vsig(+)と Vsig(-)) の電

圧を与えながら、画素電極にはこれより大きな振幅 (Vdo(+)と Vdo(-)) の電圧を印加することができる。例えば、出力電圧幅 5 ポルトの映像信号用 IC を用いて、液晶に印加する電圧幅を 10 ポルトや 15 ポルトに拡大でき、低耐圧 IC を用いながら、その耐圧以上の電圧で液晶を駆動することが可能になる。

なお、上記説明では、 $\Delta$  V 1 を突き抜け電圧としたが、C gd による 容量結合のため、当段の走査電極電圧 Vg のトータルの変化に伴って生じる電位変動分をまとめて突き抜け電圧と呼ぶこともある。この場合は、上記の $\Delta$  V 1 と $\Delta$  V 3 の変化を併せたものと言える。この場合の突き抜け電圧を $\Delta$  V  $\Delta$  V  $\Delta$  V  $\Delta$  V  $\Delta$  O  $\Delta$  V  $\Delta$  V  $\Delta$  O  $\Delta$  V  $\Delta$  V  $\Delta$  O  $\Delta$  V  $\Delta$  C  $\Delta$  C  $\Delta$  C

(数11)

 $\Delta V a = \alpha gd \cdot \Delta Vgon$ 

なお、本明細書において、 $\Delta$  Vgon は、 $\Delta$  Vgon= (Vgon-Vgoff) を示すものとする。

15 以上が、従来技術における容量結合駆動法によるアクティブマトリクス型液晶表示装置の構造および駆動の概略である。

次に、容量結合駆動で水平クロストークを低減するために用いられる 信号電圧の極性反転駆動の方式について説明する。

図35でも述べたように、画素電極には1フレーム毎に極性の反転した信号電圧が充電される。このときに、画面全体を同極性として1フレーム毎に反転させてもよいが(フィールド反転方式)、その他にも1行毎に逆極性にして反転させる方式(ライン反転方式)、1列毎に逆極性にして反転させる方式(カラム反転方式)、およびライン反転方式とカラム反転方式を組み合わせて市松模様パターンで反転させる方式(ドット反転方式)などがある。これら各方式での画素の充電パターンを描くと、それぞれ図36(a)、図36(b)、図36(c)、および図36(d)のよ

うになる。そして、それぞれについて隣接する映像信号電極 VSP および VSQ に印加される電圧波形を描くと各図の右側の波形のようになる。フィールド反転方式とカラム反転方式の場合は1フレーム内で映像信号電極に印加される映像信号の極性は一定であるが、ライン反転方式とドット反転方式の場合は各走査電極が選択される毎に映像信号の極性が反転される。また、フィールド反転方式とライン反転方式の場合は隣接する映像信号電極間での極性は同じであるが、カラム反転方式とドット反転方式の場合は逆の極性になる。

これらの各方式のうち、フィールド反転方式とライン反転方式におい 10 ては水平クロストークが発生しやすいことが S. トミタ 他 ジャーナル・ オヴ・ズィ・エス・アイ・ディー 1/2 (1993 年) の第 211 頁から第 218 頁 (S. Tomita et.al.: Journal of the SID, 1/2 (1993) pp211-218) に 詳しく説明されている。これを以下に要約する。

フィールド反転方式とライン反転方式においては、ある走査電極を選択して画素の充電を行うときにすべての画素が同極性で充電される。すなわち、当該行の画素電極電位 Vd は、偶数フィールドの場合には負電圧から正電圧へ、奇数フィールドの場合は正電圧から負電圧へと一斉に変化する。すると、画素電極ー共通電極間の容量(液晶容量も含まれる)を介して共通電極の電位が変動してしまい(共通電極は有限のシート抵抗を有しているのでたとえ画面端部で電位を固定しても画面内部では電位が僅かに変動する)、画素に充電される電位もその影響を受けて変動し、クロストークが発生してしまう。これは、共通電極電位の変動のため Vc が走査パルス印加前後で異なった値となり、画素電極の保持電位 Vdo(±)が(数9)や(数10)で表わした値にならないために生じるクロストークであるともいえる。

これに対してカラム反転方式とドット反転方式の場合は、ある行の走

15

::

査電極が選択されて画素が充電されるときに、隣接する画素間での充電 の極性が逆であるので、画素電極ー共通電極間容量を介した共通電極の 電位変動は互いに相殺しあって、上述のようなクロストークは発生しな

以上の理由から、カラム反転方式またはドット反転方式が採用される ことがある。

ところが、図34の回路をマトリクス状に配列して図37のようなア レイを構成したときにはカラム反転方式あるいはドット反転方式を採用 するのは困難である。なぜならば、カラム反転方式またはドット反転方 式の場合には、図37において例えば走査電極 G1 が選択されてこの走 10 査電極に属する画素(走査電極 GO と GI の間の画素)の充電を行うとき に隣接画素間で逆極性に充電されるが、走査電極 GO から与えられる重 畳電圧はこの行の画素すべてにわたって同じ極性であるため、すべての 画素に対して画素電極保持電位の振幅増大効果が得られないからである。

以上の問題を解決するための画素回路構成として図38がある。これ は、第4回インターナショナル・テ゚ィスプレイ・ワークショップスのプロシーディングス第195頁 から198頁で述べられている構成である。1 列毎に画素のレイアウト を上下反転させているのが特徴である。本方式の場合、図38において 走査電極 G1 を選択したときに〇で囲んだ画素が充電されるが、隣接画 20 素間で蓄積容量の接続先の走査電極が異なっているので(走査電極 GO および G2)、走査電極 G0 と G2 を異なる補償電位にしておけばそれぞれ の画素で異なった重畳電圧を与えることができる。従って、カラム反転 方式またはドット反転方式を行って例えば映像信号電極 S1 (あるいは Sn) には正極性の信号、S2 (あるいは Sn+1) には負極性の信号を印加 25 する場合、走査電極 GO に Vge(-)、走査電極 G2 は Vge(+)という補償電 圧を印加しておけば両方の画素において書き込んだ映像信号と同極性の

....

<u>:</u>::

重畳電圧を加えることができ、振幅増大効果が得られる。

ドット反転方式の場合を例にとり、具体的な走査電極信号駆動波形を 図39に示す。奇数フレームにおいて、走査電極 G1 が選択されるとき (図中の(B)で示した期間)、映像信号電極 S1 が正極性で、S2 が負極性 5 であるとすると、上述のように GO を Vge(-)に、G2 を Vge(+)にすれば よい。偶数フレームにおいて走査電極 G1 が選択されるとき (図中(E)の 期間)には逆に映像信号電極 S1 が負極性で、S2 が正極性であるので、 GO を Vge(+)に、G2 を Vge(-)にすればよい。(A)や(D)で示した期間は(B) あるいは(E)の1走査期間(図中の破線の間隔を1走査期間と呼ぶ)前 10 であり、走査電極 GO が選択されて走査電極 GI が補償電位になるが (GO より 1 行上 (図示せず) も補償電位になる)、ここでも同様に考えれば G1 の電位を Ve(+)、あるいは Ve(-)に設定できる。(C)や(F)の期間につ いては、走査電極 G2 が選択されて走査電極 G1 が補償電位になるが(G2 より 1 行下(図示せず)も補償電位になる)、ここでも同じであり G1 の 電位を Ve(+)または Ve(-)に設定できる。このようにして、走査電極に 15 印加すべき電圧波形として図中の GO、G1、および G2 の波形が得られる。 以上はドット反転方式について述べたが、カラム反転方式の場合も同

様にして考えることができる。

図38の構造と図39の駆動を採用することにより、映像信号電極側 駆動回路の低耐圧化が可能であるという容量結合の長所と、横クロスト ークが低減できるというカラム反転方式/ドット反転方式の長所を同時 に活かすことができ、低コストと高画質を両立させることができる。

以上が、信号電圧の極性反転駆動の方式についての説明である。 上記に説明した従来技術には以下に示す課題があった。

25 液晶表示装置の大型化や高解像度化に伴って、表示むらが問題となっ ている。

第1の表示むらの原因は、走査線のCR時定数により生ずる走査電圧 被形の歪に起因し、画素位置によって画素電極電位の充電が不十分とな ることによるものである。走査電圧の給電端と配線の終端では波形歪の 量が異なるので画素電圧に差が生じ、この差が表示むらとして見える。

5 画面が大型化して配線抵抗や配線容量が大きくなった場合や、高解像度 化のため1走査線当たりの走査時間が短くなった場合、この表示むらは より顕著になり、これが大型化・高精細化の課題となっている。

図40は、走査線のCR時定数により生ずる走査電圧波形の歪に起因して充電が不十分となって表示むらが発生する原理を簡単に説明する図である。左側は上から順に、給電端画素に接続されたTFTの信号電位Vs、走査電極電位Vg、および画素電極電位Vdであり、右側は終端画素に接続されたTFTの信号電位Vs、走査電極電位Vg、および画素電極電位Vdを表わしている。

図40の1段目に示すように、各画素の信号電極にはそれぞれの映像 15 信号電極を介して同一の信号電位 Vs が与えられている。

給電端の画素においては、左図の2段目と3段目に示すように、ゲート電位がオンレベル (Vg(ON)) になるとTFTがオン状態になり、画素電極電位 Vd が信号電位 Vs に向かって充電される。次に、走査電圧がオフレベル (Vg(OFF)) になる時、この電位立下りの影響により、容量分配比に応じて画素電極電位 Vd は(数11)に示す突き抜け電位分ΔVaだけ低下する。

走査電圧波形は、走査配線時定数の影響により終端に向かうにつれて 徐々に歪んでいく。歪量が大きい場合、図40右の2段目に示すように 終端画素の走査電圧波形は歪んで Vg(ON)に到達しない。この結果、3 25 段目に示すように、画素充電が不充分になって画素電極電位 Vd が Vs に 到達しなくなる。また、走査電圧波形の立下り電圧幅が給電端より小さ

20

いので、容量結合による画素電極電位 Vd の低下量 (ΔVb) は給電端 (Δ Va) より小さくなる。このように、走査線のCR時定数により生ずる走 査電圧波形の歪に起因して表示むらが生じる。

第2の表示むらの原因は、走査電圧波形の歪みによるトランジスタス 5 イッチングタイミングのずれによる再充電現象である。薄膜トランジス タを用いた液晶表示装置で走査電圧に歪が生じると、画素電板電位 Vd が信号電位 Vs となるまで完全に充電が行われた場合でも、次の理由で 再充電現象が起こり、画素位置によって画素電極電圧 Vd に不均一が生 じてしまう。図41はこれを簡単に説明する図である。

10 画面全体に同一の表示を行なう場合、第1段に示すように、映像信号 線から供給される信号電位 Vs は画素位置によらず一定である。走査電 極から供給される走査電圧波形は、第2段に示すように、給電端では矩 形波であるが、CR時定数の影響により終端では歪んでいる。

次に、走査電極 Vg がオン状態となり、画素電極電位 Vd は第3段に示 すように、信号電位 Vs にまで充電されたとする。

次に、走査電圧が Vgon から Vgoff へ移行するときに注目する。走査 信号駆動回路に接続される部分(給電端)に近い画面端部においてはこ の電圧変化が急峻となり迅速に生じるが、給電端から遠い部分(画面の 左右両側から給電する場合は画面中央付近、片側のみから給電する場合 は画面上で走査信号駆動回路につながらないほうの端)においては走査 電極自身のもつCR時定数のために波形に歪みが生じ、電位の推移がな だらかになる。給電端から近い部分と遠い部分において走査電極電位波 形は第2段のようになる。画素電極電位 Vd は、充電が完了した時点で は映像信号電圧 Vsig にほぼ等しいが、図34の回路のCgd による容量 25 結合のため、Vg の変化に伴って突き抜け電圧が生じる。突き抜け電圧 は給電端からの距離にかかわらず(数11)のΔVaで表される。

---

次に、走査電極 Vg が補償電位 (例えば、Vge(-))となる。走査電極電位が立ち下がるときにTFTはすぐにオフ状態になるのではなく、スイッチング閾値 (映像信号電極電位より閾値電圧分だけ上の電位)を通過するときに初めてオフになる (但しTFTは、遅くとも映像信号電極電位 Vsig が次の走査期間電圧に向かって移行するまでにはオフになる)。いま、終端では、走査電圧波形の歪みにより、トランジスタのしきい値 Vth に至るまでに、Δ t の期間分、スイッチングが遅れたとする。

走査電極電位立ち下がり開始からスイッチング閾値通過までのΔ t の期間、突き抜けによって発生する映像信号電極 - 画素電極間 (TFTの ソース・ドレイン間) の電位差を埋め合わせようとしてTFTに電流が流れてしまう。このため、画素電極電位 Vd の実際の変化分の絶対値は | Δ Va | より小さくなる。TFTに電流が流れることによって生じる電圧差をΔ Va'で表すと、第3段に示すように、画素電極電位 Vd の変化分は給電端に比べてΔ Va'小さくなる。走査信号駆動回路の給電端から遠くなるほど Vg の波形がなだらかになり、TFTがオフになるまでの時間が長くなるので、Δ Va'は一般に給電端から遠くなるに従って大きくなる。なお、このときに TFT に流れる電流を再充電電流と呼び、これによって生じる電圧差 Δ Va'を再充電電圧と呼ぶことにする。

この再充電電圧により、図41の第3段に示すように、終端側の画素 20 電極電位 Vd は給電端より ΔVa'だけ高い電位となる。この結果、画素 位置によって、画素電極電位 Vd のDCレベルがずれてしまい、フリッ カ現象を初めとする表示むらが生じることとなる。

第3の表示むらの原因は、信号電圧の極性反転駆動の方式を採用した 場合に問題となるもので、走査電圧波形の歪みにより、奇数フレーム、

上記従来技術でも述べたように、信号電圧の極性反転駆動の方式においては、奇数フレーム、偶数フレーム両者間で、走査電圧に重畳する補償電位が異なる。上記の説明では、奇数フレームでは補償電位として Vge(+)を重畳して Vge(-)を重畳し、偶数フレームでは補償電位として Vge(+)を重畳している。上記第2の原因でも見たように、CR時定数により走査電圧波形に歪みがある場合、低い電位 Vge(-)に向かうときは電圧波形が急峻に変化するので早くしきい値に達することとなる。一方、高い電位 Vge(+)に向かうときは電圧波形の変化が鈍るので遅くしきい値に達することとなる。トランジスタのスイッチングのタイミングが異なれば、上記第2 の原因でも述べた再充電期間が異なることとなり、この結果、画素位置によって、画素電極電位 Vd のDCレベルがずれてしまい、フリッカ現象を初めとする表示むらが生じることとなる。

また、この表示むらは、液晶表示装置が上記のカラム反転方式、ドット反転方式のいずれかを採用している場合において、1 列毎の輝度の濃淡パターンであるので縦方向のスジ(縞模様)として観察される。液晶表示装置が上記のカラム反転方式、ドット反転方式において、図38中の画素 Pと画素 Q は構造的には鏡面対称であるが、動作的には必ずしも対称ではない。なぜなら、図39のように走査方向を上から下への方向と規定すると、ある走査電極が選択されるときに補償電位になる走査電20 極は画素 P の場合は走査方向に対して後側、画素 Q の場合は走査方向に対して前側という違いがあるからである。この補償電位の違いによって再充電現象による画素電極に印加される電圧実効値が異なり、その結果、表示輝度の差が発生する。

第4の表示むらの原因は、画素電極へ印加される信号電位が正方向で 25 あるか負方向であるかの違いにより、トランジスタスイッチングタイミ ングがずれることである。液晶表示装置が上記のカラム反転方式、ドッ ....

ト反転方式のいずれかを採用している場合において、走査電圧波形に歪みがある場合、信号電位が正方向に印加されて画素電極電位 Vd が正充電であるか、信号電位が負方向に印加されて画素電極電位 Vd が負充電であるかの違いにより、トランジスタのスイッチングタイミングがずれる。トランジスタのスイッチングは、映像信号電極電位 Vsig よりしきい値電圧分だけ上の電位を通過するときにオフになる。つまり、映像信号電極電位 Vsig が正であるか負であるかによりトランジスタのスイッチングのタイミングが異なることとなる。トランジスタのスイッチングのタイミングが異なれば、上記第2、第3の原因でも述べた再充電期間 が異なることとなり、この結果、画素位置によって、画素電極電位 Vd のD C レベルがずれてしまい、フリッカ現象を初めとする表示むらが生じることとなる。

図42は、上記第3、第4の原因を模式的に示した図である。走査電圧が Vgon から降下する波形が、偶数フレームで補償電位が正の補償電 位 Vge(+)か、奇数フレームで補償電位が負の補償電位 Vge(-)かにより異なり、さらに、トランジスタがオフとなるしきい値が、画素電極電位 Vd の充電が正充電か負充電かの違いにより異なる結果、トランジスタオフとなるタイミングが $\Delta$ t  $1\sim\Delta$ t 4まで4通りにずれることが分かる。

20 なお、従来技術において、上記表示むらの第2の原因を緩和するため、 特開平5-232509号公報の技術が知られている。これは、それぞれの画素容量に並列に形成する蓄積容量の値を、画素の位置に応じて、 走査電極の給電端で大きく、終端で小さくすることにより、終端側画素 の充電特性を向上させて充電特性を均一化している。また、終端側画素 では(数6)の分母が小さくなるため、終端側画素における突き抜け電 圧を給電端画素の突き抜け電圧より再充電電圧分だけ大きくすることに より、表示の均一化が行えるとしている。

図43は特開平5-232509号公報の構成を示す回路図である。 図において、201は薄膜トランジスタ(TFT)、GLは走査電極、 DLは映像信号電極、CLC は画素容量である。CSCA~CSCC は蓄積容 量であり、画素電極と共通電極の間に形成されている。蓄積容量CSCA ~CSCC は、走査電極の給電側では容量値が大きく(CSCA)、終端側では小さく(CSCC)なっている。また、図には示されていないが、走査電極(TFTのゲート)と画素(TFTのドレイン)の間にはゲート・ドレイン間容量CGDが存在する。

10 本公報には、図44に示す画素レイアウトが開示されている。画素電極220と共通電極213のオーバーラップ部分の面積が左から右に向かって小さくされ、画素ごとに蓄積容量の値が変えられている。

しかしながら、特開平5-232509号公報の技術では、走査電極上に形成された蓄積容量を画素位置に応じて変化させると、(数1)や(数4)で示される結合電圧やトランジスタのオフリークの影響が画素ごとに異なるようになり、新たな画素電圧むらが発生するという課題があり、十分な解決手段とはなっていなかった。

#### 発明の開示

20 本発明は、上記課題を解決し、大型液晶表示装置や高解像度液晶表示 装置において表示むらを低減することを目的とする。

上記問題点を解決するため、本発明の第1の表示装置は、マトリクス 状に配置された複数の画素電極と、これに接続されたスイッチング素子 と、走査電極と、映像信号電極と、前記画素電極との間に容量を形成す 3対向電極とを備えた表示装置であって、前記画素電極と前記走査電極 のうち当段の走査電極を除くものとの間に蓄積容量を備え、前記スイッ チング素子のゲート・ドレイン間容量および前記蓄積容量のうち少なくとも一方を含む、前記画素電極に接続された2つ以上の容量成分が、前記走査電極の給電端からの距離に応じて異なった値を有しており、1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCst、前記画素電極と前記対向電極との間の対向電極ー画素電極間容量をClc とした場合に、(数12)に示す第1の容量比αgd が、前記走査電極の給電端からの距離に応じて連続的にまたは段階的に増加していることを特徴とする。

10 (数12)

 $\alpha gd = C gd / C tot$ 

上記構成により、画素電極電位のDCレベルのずれを補償してフリッカを低減するとともに、画素電極電位に重畳される結合電圧のばらつきを減少させて輝度の均一な表示を行うという効果が得られる。

15 なお、画素電極に接続される全容量Ctot は、画素電極に接続されている容量がCgd、Clc、Cst のみであれば、Ctot=Cgd+Clc+Cst であるが、それ以外の容量が接続されている場合は、当該容量も含まれる。また、ゲート・ドレイン間容量Cgd に対して並列に形成された容量成分がある場合、かかる容量成分もゲート・ドレイン間容量Cgd に 20 含ませることができる。

次に、上記第1の表示装置の構成において、前記ゲート・ドレイン間容量および前記蓄積容量の双方が、前記走査電極の給電端からの距離に応じて増加していることが好ましい。

上記構成によれば、液晶容量(対向電極-画素電極間容量)を一定と 25 しつつ、第1の容量比 α gd を走査電極の給電端からの距離に応じて連 続的にまたは段階的に増加させることができるので、開口率が画素位置 によって変動することがなくなる。

77

41

次に、上記第1の表示装置の構成において、前記ゲート・ドレイン間 容量および前記蓄積容量の双方が、前記走査電極の給電端からの距離に 応じて減少していることが好ましい。

5 上記構成によっても、液晶容量(対向電極-画素電極間容量)を一定 としつつ、第1の容量比αgdを走査電極の給電端からの距離に応じて 連続的にまたは段階的に増加させることができるので、開口率が画素位 置によって変動することがなくなる。

次に、上記第1の表示装置の構成において、前記蓄積容量、および、 10 前記対向電極と画素電極間に形成される容量の双方が、前記走査電極の 給電端からの距離に応じて減少していることが好ましい。

上記構成によれば、ゲート・ドレイン間容量 C gd を一定としつつ、 第1の容量比αgd を走査電極の給電端からの距離に応じて連続的にま たは段階的に増加させることができる。ここで、ゲート・ドレイン間容 量 C gd を一定とし、他のパラメータを制御することの利点は、C gd の 値が小さい場合などにおいては、C gd の値を変化させて第1の容量比 αgd を制御するよりも、他のパラメータを変化させて第1の容量比αgd を制御する方が制御が容易だからである。

なお、開口率を一定とするために、遮光部(例えば、ブラックマトリッ 20 クス)の面積を、画素構成を変化させても一定としておくことが好ましい。

次に、上記第1の表示装置の構成において、(数13)に示す第2の容量比 $\alpha$ st が、略一定となるように、各画素における容量成分が設定されていることが好ましい。

25 (数13)

 $\alpha st = Cst/Ctot$ 

. . . . . . . この構成により、画素電極電位に重畳される結合電位のばらつきを低減し、輝度の均一な表示を行なうという効果が得られる。

次に、上記第1の表示装置の構成において、第2の容量比 ast が、前記走査電極の給電端からの距離に応じて連続的にまたは段階的に増加 するように、各画素における容量成分が設定されていることが好ましい。 再充電の影響が正負フィールドで等しくないことを考慮したものであり、画素電極電位に重畳される結合電位のばらつきを低減し、さらに輝度の均一な表示を行なうという効果が得られる。

次に、上記第1の表示装置の構成において、表示媒質を液晶とするこ 10 とにより本発明の第1の表示装置を液晶表示装置として利用することが できる。

次に、上記第1の表示装置の構成において、前記走査信号の駆動回路 に前記蓄積容量を介して電圧重畳する手段を備えることが好ましい。

上記構成により、走査電圧信号のレベル切り替えによる容量結合駆動 15 を可能としている。

なお、前記走査信号の駆動回路が4値以上の出力電圧を備えることが 好ましい。正負フィールドで同一のオフ電圧を用いて容量結合駆動が可 能となるからである。

次に、上記第1の表示装置において、前記画素電極に前記スイッチン 20 グ素子を介して電位を書き込んだ後に、前記蓄積容量を介した電圧を重 畳することが好ましい。

上記構成により、容量結合駆動における走査電極の時定数の影響を低下させて、大型や高解像度の液晶表示装置を低電圧で駆動することができる。

25 また、上記問題点を解決するため、本発明の第2の表示装置は、マト リクス状に配置された複数の画素電極と、これに接続されたスイッチン WO 01/82274 PCT/JP01/03474

グ素子と、走査電極と、映像信号電極と、前記画素電極との間に容量を 形成する対向電極と、蓄積容量電極とを備えた表示装置であって、前記 画素電極と前記走査電極のうち当段の走査電極を除くものとの間に第1 の蓄積容量を備え、前記画素電極と前記蓄積容量電極との間に第2の蓄 5 積容量を備えたことを特徴とする。

上記構成により、容量結合駆動において問題となる、走査線時定数の 影響に起因する走査線給電端からの距離に応じた画素充電時間の減少お よび再充電時間の増加を解決できる。つまり、蓄積容量の一部が蓄積容 量電極上にあるので、走査線の時定数が低減され、走査電圧波形の歪み が低減され、画素充電時間を長く保ち、再充電時間を短く低減すること ができ、画素充電不足による輝度むらや、画素再充電のばらつきによる フリッカを少なくすることができる。

次に、上記第2の表示装置の構成において、1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記第1の蓄積容量をCstl、前記第2の蓄積容量をCst2、前記画素電極と前記対向電極との間の対向電極ー画素電極間容量をClc とした場合に、(数14)に示す第3の容量比αgdl が、走査電極の給電端からの距離に応じて連続的にまたは段階的に増加していることが好ましい。

## 20 (数14)

 $\alpha gdI = C gd/C tot$ 

なお、画素電極に接続される全容量 C tot は、画素電極に接続されている容量が C gd、 C lc、 C st1、 C st2 のみであれば、 C tot = C gd + C lc + C st1 + C st2 であるが、それ以外の容量が接続されている場合は、

25 当該容量も含まれる。また、ゲート・ドレイン間容量 Cgd に対して並列に形成された容量成分がある場合、かかる容量成分もゲート・ドレイ

...

ン間容量Cgd に含ませることができる。

上記構成により、蓄積容量が2分割されており、さらに再充電量の差を補償することができ、画素電極電位のDCレベルのずれを補償してフリッカを低減するとともに、画素電極電位に重畳される結合電圧のばら つきを減少させて輝度の均一な表示を行うという効果が得られる。

次に、上記第2の表示装置の構成において、前記ゲート・ドレイン間容量が、前記走査電極の給電端からの距離に応じて増加していることが好ましい。

次に、上記第2の表示装置の構成において、前記ゲート・ドレイン間 20 容量、前記第1の蓄積容量、および前記第2の蓄積容量のうち少なくとも一者を含む、前記画素電極に接続された2つ以上の容量成分が、前記 走査電極の給電端からの距離に応じて異なった値を有していることが好ましい。

上記構成によれば、画素電極電位のDCレベルのずれを補償してフリ 15 ッカを低減するとともに、画素電極電位に重畳される結合電圧のばらつ きを減少させて輝度の均一な表示を行うという効果が得られる。

次に、上記第2の表示装置の構成において、前記ゲート・ドレイン間容量および前記第1の蓄積容量の双方が、前記走査電極の給電端からの 距離に応じて増加していることが好ましい。

20 上記構成によれば、液晶容量(対向電極-画素電極間容量)を一定としつつ、第3の容量比αgdlを走査電極の給電端からの距離に応じて連続的にまたは段階的に増加させることができるので、開口率が画素位置によって変動することがなくなる。

また、上記第2の表示装置の構成において、前記ゲート・ドレイン間 25 容量が前記走査電極の給電端からの距離に応じて増加し、前記第2の蓄 積容量が前記走査電極の給電端からの距離に応じて減少していることが 好ましい。

上記構成によっても、液晶容量(対向電極-画素電極間容量)を一定 としつつ、第3の容量比αgd1を走査電極の給電端からの距離に応じて 連続的にまたは段階的に増加させることができるので、関口率が画素位 5 億によって変動することがなくなる。

次に、上記第2の表示装置の構成において、前記第1の蓄積容量および前記第2の蓄積容量の双方が、前記走査電極の給電端からの距離に応じて減少していることが好ましい。

上記構成によれば、液晶容量(対向電極-画素電極間容量)を一定と することができ、各画素の開口率が走査線給電端の距離によって変動することがない。また、ゲート・ドレイン間容量 C gd を一定としつつ、 第3の容量比αgd1 を走査電極の給電端からの距離に応じて連続的にまたは段階的に増加させることができる。ここで、ゲート・ドレイン間容量 C gd を一定とし、他のパラメータを制御することの利点は、C gd の値が小さい場合などにおいては、C gd の値を変化させて第3の容量比α gd1 を制御するよりも、他のパラメータを変化させて第3の容量比α gd1 を制御する方が制御が容易だからである。

次に、上記第2の表示装置の構成において、容量比Cst1/Cst2が 略一定に保たれていることが好ましい。

20 上記構成によれば、画素電極電位のDCレベルのずれを補償してフリッカを低減するとともに、画素電極電位に重畳される結合電圧のばらつきを減少させて輝度の均一な表示を行うという効果が得られる。

次に、上記第2の表示装置の構成において、(数15) に示す第4の 容量比αsil が、略一定となるように、各画素における容量成分が設定 されていることが好ましい。

(数15)

 $\alpha$  st1 = C st1/C tot

この構成により、画素電極電位に重畳される結合電位のばらつきを低減し、輝度の均一な表示を行なうという効果が得られる。

次に、上記第2の表示装置の構成において、第4の容量比αstl が、

5 前記走査電極の給電端からの距離に応じて連続的にまたは段階的に増加 するように、各画素における容量成分が設定されていることが好ましい。

再充電の影響が正負フィールドで等しくないことを考慮したものであり、 画素電極電位に重畳される結合電位のばらつきを低減し、さらに輝度の均一な表示を行なうという効果が得られる。

次に、上記第2の表示装置の構成において、前記画素電極と前記対向電極とが表示媒質を挟んで平行平板容量を形成しない構造であること、さらに、前記対向電極が前記画素電極と同一の基板に形成されていることが好ましい。さらに、前記対向電極と前記画素電極が互いに異なる基板に形成され、前記基板に略平行な電界または斜め方向の電界により表示媒質を制御すること、または、前記画素電極を有する基板と当該基板に対向する基板の双方に対向電極が形成され、前記基板に略平行な電界または斜め方向の電界により表示媒質を制御することが好ましい。

いずれも、インプレーンスイッチング方式(横電界方式)など、表示 媒質容量の小さい表示方式に本発明の構成を適用することにより、走査 電極の電位変動が画素電極電位に及ばす影響を緩和し、横筋の発生を防 止して高画質の表示が行えるという効果を得ている。

次に、上記第2の表示装置の構成において、前記走査信号の駆動回路 に前記蓄積容量を介して電圧重畳する手段を備えることが好ましい。

上記構成により、走査電圧信号のレベル切り替えによる容量結合駆動 25 を可能としている。

なお、前記走査信号の駆動回路が4値以上の出力電圧を備えることが

好ましい。正負フィールドで同一のオフ電圧を用いて容量結合駆動が可 能となるからである。

次に、上記第2の表示装置において、前記画素電極に前記スイッチング素子を介して電位を書き込んだ後に、前記蓄積容量を介した電圧を重 5 畳することが好ましい。

上記構成により、容量結合駆動における走査電極の時定数の影響を低下させて、大型や高解像度の液晶表示装置を低電圧で駆動することができる。

また、上記問題点を解決するため、本発明の第3の表示装置は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備えた表示装置であって、前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、ある1つの前記走査電極に属する複数の画素の前記画素電極に接続される前記蓄積容量の他方の接続先の前記走査電極が複数あり、前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgd で表わし、前記画素電極と前記対向電極との間の対向電極ー画素電極間容量をClc で表わし、前記蓄積容量をCst で表すとき、第1の容量比αgd=Cgd/Ctot および第2の容量比αst=Cst/Ctot がともに、前記蓄積容量が接続される先の前記走査電極に応じて異なった値を有することを特徴とする。

次に、上記第3の表示装置の構成において、複数の映像信号電極に極 性の異なる2種類の映像信号を同時に印加する映像信号駆動回路を備え ていることが好ましい。

次に、上記第3の表示装置の構成において、ある1つの走査電極 (こ 25 れを走査電極0と呼ぶ)に属する複数の画素のうち、第1の極性の映像 信号を印加する映像信号電極に属する画素の画素電極に接続される蓄積 容量の他方の接続先の走査電極が共通であり(これを走査電極 A と呼ぶ)、第2の極性の映像信号を印加する映像信号電極に属する画素の画素電極に接続される蓄積容量の他方の接続先の走査電極も共通であり(これを走査電極 B と呼ぶ)、前記走査電極 A と前記走査電極 B が異なるものであることが好ましい。

次に、上記第3の表示装置の構成において、前記走査電極0に対して、 前記走査電極Aは前段であり、前記走査電極Bは後段であることが好ま しい。

次に、上記第3の表示装置の構成において、前記蓄積容量が前段の走 の 査電極に接続される画素の  $\alpha$  gd および  $\alpha$  st をそれぞれ  $\alpha$  gd (P)、 $\alpha$  st (P)で表わし、前記蓄積容量が後段の走査電極に接続される画素の  $\alpha$  gd お よび  $\alpha$  st をそれぞれ  $\alpha$  gd (Q)、 $\alpha$  st (Q) で表わしたとき、(数16) を満 たすことが好ましい。

(数16)

15  $\alpha st(P) < \alpha st(Q)$ 

次に、上記第3の表示装置の構成において、複数の走査電極に電圧信号を印加する走査信号駆動回路を備え、前記走査信号駆動回路は少なくとも4値以上の出力電圧を備えることが好ましい。正負フィールドで同一のオフ電圧を用いて容量結合駆動が可能となるからである。

20 次に、上記第3の表示装置の構成において、前記走査電極0が選択されるときには、前記走査電極0の電位は第1の電位レベル Vgon となり、前記走査電極 A および前記走査電極 B はそれぞれ第2の電位レベル Vge(+)、および第3の電位レベル Vge(-)となり、前記走査電極 0 が選択されない保持期間中は、前記走査電極0の電位は概略第4の電位レベ ル Vgoffとなり、かつ(数17)を満たすことが好ましい。

(数17)

WO 01/82274 PCT/JP01/03474

 $\beta$  (P)  $< \beta$  (Q)

ただし、

 $\beta$  (P) =  $\alpha$  st (P) ( $\Delta$  Vgec/ $\Delta$  Vgon) +  $\alpha$  gd (P)

 $\beta(Q) = \alpha \operatorname{st}(Q) \left( \Delta \operatorname{Vgec} / \Delta \operatorname{Vgon} \right) + \alpha \operatorname{gd}(Q)$ 

5 ここで、

 $\Delta Vgec = (Vge(+) + Vge(-)) / 2 - Vgoff$ 

 $\Delta Vgon = Vgon - Vgoff$ 

また、上記問題点を解決するため、本発明の第3の表示装置の他の構成は、マトリクス状に配置された複数の画素電極と、これに接続された スイッチング素子と、走査電極と、映像信号電極と、対向電極とを備えた表示装置であって、前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、前記画素電極と前記走査電極との間の走査電極ー画素電極間容量をCgd で表わし、前記画素電極と前記対向電極との間の対向電極ー画素電極間容量をClc で表わし、前記 蓄積容量をCst で表すとき、第2の容量比 ast = Cst/Ctot が、前記走査電極の画面端部からの距離に応じて変化していることを特徴とする。次に、上記第3の表示装置の構成において、第2の容量比 ast が、前記走査電極の画面端部からの距離に応じて連続的または段階的に増加していることが好ましい。

20 次に、上記第3の表示装置の構成において、複数の走査電極に電圧信号を印加する走査信号駆動回路を備え、前記走査信号駆動回路は少なくとも4値以上の出力電圧を備えることが好ましい。正負フィールドで同一のオフ電圧を用いて容量結合駆動が可能となるからである。

次に、上記第3の表示装置の構成において、ある走査電極(走査電極 25 0と呼ぶ)が選択されるときには、前記走査電極0の電位は第1の電位 レベル Vgon となり、前記走査電極に属する複数の画素の画素電板に接 WO 01/82274 PCT/JP01/03474

続される蓄積容量の他方の接続先の前記走査電極 (走査電極 A と呼ぶ) の電位は表示周期に応じて第2の電位レベル Vge (+) または第3の電位レベル Vge (-) となり、前記走査電極 0 が選択されない保持期間中は、前記走査電極 0 の電位は概略第4の電位レベル Vgoff となり、かつ (数 18) で表されるβが前記走査電極の画面端部からの距離に応じて連続的または段階的に増加していることが好ましい。

(数18)

 $\beta = \alpha \operatorname{st} (\Delta \operatorname{Vgec} / \Delta \operatorname{Vgon}) + \alpha \operatorname{gd}$ ただし、

10  $\Delta \text{Vgec} = (\text{Vge}(+) + \text{Vge}(-)) / 2 - \text{Vgoff}$  $\Delta \text{Vgon} = \text{Vgon} - \text{Vgoff}$ 

次に、上記第3の表示装置の構成において、 $\alpha$ st および $\beta$ の、前記 走査電極の画面端部での値を $\alpha$ st(0)、 $\beta$ (0)とするとき、 $\alpha$ st  $-\alpha$ st(0) および $\beta$   $-\beta$ (0)の値が、前記走査電極の画面端部からの距離の2乗に 概略比例することが好ましい。

また、上記問題点を解決するため、本発明の第3の表示装置の他の構成は、マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備えた表示装置であって、前記画素電極と前記走査電極のうち当段の走査電20 極を除くものとの間に蓄積容量を備え、ある1つの前記走査電極に属する複数の画素の前記画素電極に接続される前記蓄積容量の他方の接続先の前記走査電極が複数あり、1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCst、前記画素電極と前記対向電極との間の対向電極ー25 画素電極間容量をClc とした場合に、第1の容量比αgd=Cgd/Ctotおよび第2の容量比αst=Cst/Ctot がともに、前記蓄積容量が接続

される先の前記走査電極に応じて異なった値を有し、かつ前記走査電極 の画面端部からの距離に応じて変化していることを特徴とする。

次に、上記第3の表示装置の構成において、複数の映像信号電極に極 性の異なる2種類の映像信号を同時に印加する映像信号駆動回路を備え 5 ていることが好ましい。

次に、上記第3の表示装置の構成において、ある1つの走査電極(これを走査電極0と呼ぶ)に属する複数の画素のうち、第1の極性の映像信号を印加する映像信号電極に属する画素の画素電極に接続される蓄積容量の他方の接続先の走査電極が共通であり(これを走査電極 A と呼びが)、第2の極性の映像信号を印加する映像信号電極に属する画素の画素電極に接続される蓄積容量の他方の接続先の走査電極も共通であり(これを走査電極 B と呼ぶ)、前記走査電極 A と前記走査電極 B が異なるものであることが好ましい。

次に、上記第3の表示装置の構成において、前記走査電極0に対して、 15 前記走査電極Aは前段であり、前記走査電極Bは後段であることが好ま しい。

次に、上記第3の表示装置の構成において、前記蓄積容量が前段の走 査電極に接続される画素の  $\alpha$  gd および  $\alpha$  st をそれぞれ  $\alpha$  gd (P)、 $\alpha$  st (P) で表わし、前記蓄積容量が後段の前記走査電極に接続される画素の  $\alpha$  gd 20 および  $\alpha$  st をそれぞれ  $\alpha$  gd (Q)、 $\alpha$  st (Q)で表わしたとき、(数19)を 満たすことが好ましい。

(数19)

::

 $\alpha$  s t (P)  $< \alpha$  s t (Q)

次に、上記第3の表示装置の構成において、複数の走査電極に電圧信 25 号を印加する走査信号駆動回路を備え、前記走査信号駆動回路は少なく とも4値以上の出力電圧を備えることが好ましい。正負フィールドで同 一のオフ電圧を用いて容量結合駆動が可能となるからである。

次に、上記第3の表示装置の構成において、前記走査電極0が選択されるときには、前記走査電極0の電位は第1の電位レベルVgonとなり、前記走査電極 A および前記走査電極 B はそれぞれ第2の電位レベルVge(+)、および第3の電位レベルVge(-)となり、前記走査電極0が選択されない保持期間中は、前記走査電極0の電位は概略第4の電位レベルVgoffとなり、かつ(数20)を満たすことが好ましい。

(数20)

 $\beta$  (P)  $< \beta$  (Q)

10 ただし、

 $\beta$  (P) =  $\alpha$  st (P) ( $\Delta$  Vgec /  $\Delta$  Vgon) +  $\alpha$  gd (P)

 $\beta(Q) = \alpha st(Q) (\Delta Vgec / \Delta Vgon) + \alpha gd(Q)$ 

 $\Delta \text{Vgec} = (\text{Vge}(+) + \text{Vge}(-)) / 2 - \text{Vgoff}$ 

 $\Delta Vgon = Vgon - Vgoff$ 

15 次に、上記第3の表示装置の構成において、 $[\alpha st(P) + \alpha st(Q)]$   $\angle 2$  は前記走査電極の画面端部からの距離に応じて連続的または段階的に増加していることが好ましい。

次に、上記第3の表示装置の構成において、(数21)で表される $\beta$ (P) および $\beta$ (Q)に対して、 $[\beta(P)+\beta(Q)]/2$  が前記走査電極の画面端部 20 からの距離に応じて連続的または段階的に増加していることが好ましい。

(数21)

 $\beta = \alpha st (\Delta Vgec / \Delta Vgon) + \alpha gd$ 

ただし、 $\Delta Vgec = (Vge(+) + Vge(-))/2 - Vgoff$ 

 $\Delta Vgon = Vgon - Vgoff$ 

次に、上記第3の表示装置の構成において、 $\alpha$ st(P)、 $\alpha$ st(Q)および  $\beta$ (P)、 $\beta$ (Q)の、前記走査電極の画面端部での値を $\alpha$ st(P,0)、 $\alpha$ st(Q,0)

および $\beta$  (P,0)、 $\beta$  (Q,0)とするとき、[ $\alpha$ st(P)  $-\alpha$ st(P,0)  $+\alpha$ st(Q)  $-\alpha$ st(Q,0)]  $\angle$ 2 および [ $\beta$  (P)  $-\beta$  (P,0)  $+\beta$  (Q)  $-\beta$  (Q,0)]  $\angle$ 2 の値は、前記走査電極の画面端部からの距離の 2 乗に概略比例することが好ましい。

5 次に、上記第3の表示装置の構成において、前記画素電極に前記スイッチング素子を介して電位を書き込んだ後に、前記蓄積容量を介した電 圧を重畳することが好ましい。

上記構成により、容量結合駆動における走査電極の時定数の影響を低下させて、大型や高解像度の液晶表示装置を低電圧で駆動することがで10 きる。

次に、上記第3の表示装置の構成において、前記画素電極と前記対向 電極の間にある媒質を液晶とすれば、本発明の表示装置を液晶表示装置 に適用することができる。

また、上記問題点を解決するため、本発明の第4の表示装置は、対向 する2枚の基板のうち、一方の基板の対向面側に、行列状に配置された ソース配線及びゲート配線、前記ソース配線とゲート配線の各交差点に 対応して設けられた薄膜トランジスタ、前記薄膜トランジスタに接続さ れた画素電極、前記画素電極との間で蓄積容量を形成する蓄積容量電極、 前記基板あるいは他方の基板上に前記画素電極と対向するように形成さ

- 20 れた対向電極と、前記ゲート配線に順次ゲートパルスを供給するゲート 駆動回路と前記ソース配線に映像信号を供給するソース駆動回路とを備 え、前記蓄積容量がゲート信号の供給側から離れるに従って小さくなる ように形成され、前記蓄積容量の減少に伴って前記薄膜トランジスタが 小さくなるよう構成されたことを特徴とする。
- 25 この構成によって、蓄積容量の減少により画素容量が低下しても、それに合わせてTFTサイズも小さくしているので、TFTのオフリーク

による画素電極電位の変動を画面全体で同じになるように出来、しかも TFTサイズを小さくしていくことによって、ゲート配線やソース配線 の寄生容量を低下させ、信号の鈍りを緩和することが出来るのでクロス トークやフリッカの発生を抑制した液晶パネルを得ることが出来る。

また、上記問題点を解決するため、本発明の第4の表示装置の他の機 成は、対向する2枚の基板のうち、一方の基板の対向面側に、行列状に 配置されたソース配線及びゲート配線、前記ソース配線とゲート配線の 各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジス 夕に接続された画素電極、前記画素電極との間で蓄積容量を形成する蓄 10 積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向する ように形成された対向電極と、前記ゲート配線に順次ゲートパルスを供 給するゲート駆動回路と前記ソース配線に映像信号を供給するソース駆 動回路とを備え、前記薄膜トランジスタはゲート配線に接続されたゲー ト電極、ソース配線に接続されたソース電極、及び画素電極に接続され 15 たドレイン電極から構成され、前記ソース電極とドレイン電極はチャネ ル幅Wでチャネル長Lを隔てて対向しており、前記蓄積容量電極がゲー ト信号の供給側から離れるに従って小さくなるように形成され、前記蓄 積容量電極の面積の減少に伴って前記薄膜トランジスタのドレイン電極 のチャネル幅Wを小さくするとともに、前記ゲートと前記ドレイン電極 の重なりによって形成される静電容量が一定となるよう構成されたこと を特徴とする。

この構成によって蓄積容量を減少させることによる画素電圧の一定化の効果は維持しつつ、TFTのチャネル幅を小さくすることによって、ゲートパルスのオフ期間におけるTFTからのリーク電流を蓄積容量の減少に従って小さくすることが出来る。従って画素電極電位の変動を画面全体で同じになるように出来、クロストークやフリッカの発生を抑制

した表示装置を得ることが出来る。

次に、上記第4の表示装置の構成において、2配線以上のゲート配線 に同時にゲートパルスを印加することが好ましい。

この構成によって第4の表示装置の構成においてTFTが小さくなっ 5 た場合でも、実効的な充電期間を2倍以上に出来るので、画素への信号 供給能力の低下を抑制出来る。

また、上記問題点を解決するため、本発明の第4の表示装置の他の構成は、対向する2枚の基板のうち、一方の基板の対向面側に、行列状に配置されたソース配線及びゲート配線、前記ソース配線とゲート配線の各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極、前記画素電極との間で蓄積容量を形成する蓄積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向するように形成された対向電極を備え、前記薄膜トランジスタはゲート配線に接続されたゲート電極、ソース配線に接続されたソース電極、及び画素電極に接続されたドレイン電極から構成され、前記ソース電極とドレイン電極はチャネル幅Wでチャネル長しを隔てて対向しており、前記蓄積容量がゲート信号の供給側から離れるに従って小さくなるように形成され、前記蓄積容量の減少に従って、前記ゲート電極とドレイン電極間の静電容量が大きくなるよう構成されたことを特徴とする。

20 この構成によって、Cst の減少幅を小さくすることが出来、TFT のオフリークによる画素電極電位の変動を抑制出来る。

次に、上記第4の表示装置の構成において、蓄積容量をCst、ゲート電極とドレイン電極間の静電容量をCgd、ドレイン電極と対向電極間の静電容量をClc としたとき、Cst+Cgd+Clc が略一定となるよう構 なすることが好ましい。

この構成によって、Cst が減少しても画素容量全体は一定となるた

め、TFTのオフリークによる画素電極電位の変動を画面全体で同じにすることが出来、クロストークやフリッカの発生を抑制した液晶パネルを得ることが出来る。

なお、上記第1から第4の表示装置において、第2のスイッチング素 5 子を備え、前記画素電極が前記第2のスイッチング素子のゲート電極を 兼ねている、または、前記画素電極が前記第2のスイッチング素子のゲート電極に接続されている構成とすることも好ましい。

上記構成によれば、有機EL表示装置など、スイッチング素子を2つ 備えた表示装置に対しても本発明を適用することができる。

10

#### 図面の簡単な説明

図1は、本発明の実施形態1に係る液晶表示装置の構成を示す回路図である。

· 図2は、本発明の実施形態1に係る液晶表示装置の奇数フレームのと 15 きの各部の電位を示す波形図である。

図3は、本発明の実施形態1に係る液晶表示装置の偶数フレームのときの各部の電位を示す波形図である。

図4は、走査電圧波形に歪みがあれば、充電が完全に行われた場合でも画素電圧が不均一となる理由を説明する図である。

20 図 5 は、本発明の実施形態 5 の液晶表示装置の画素構成例を示す平面 図である。

図6は、図5に示した液晶表示装置の薄膜トランジスタ部分の拡大図である。

図7は、本発明の実施形態6の液晶表示装置の画素構成例を示す図で 25 ある。

図8は、本発明の実施形態7における液晶表示装置の基本構成を示す

図である。

図9は、パネルサイズの増大に伴う終端画素の輝度低下の度合いを示 . した図である。

図10は、本実施形態8に係る液晶表示装置の断面図である。

5 図11は、図10に示した液晶表示装置の1画素の構成を示す図である。

図12は、本発明の実施形態9に係る液晶表示装置の画素部分の電極 構成を示す断面図である。

図13は、図12に示した液晶表示装置の1画素の構成を示す図であ 10 る。

図14は、本発明の液晶表示装置において、走査電極給電端と終端において画素電圧が均一とすることを説明する図である。

図15は、本発明の実施形態10に係る液晶表示装置において、当段の画素が正電位に充電される奇数フレームのときの各部の電位を示す波 15 形図である。

図16は、本発明の実施形態10に係る液晶表示装置において、当段の画素が負電位に充電される偶数フレームのときの各部の電位を示す波形図である。

図17は、共通電極電位変動に基づく再充電電圧発生メカニズムを説 20 明する図である。

図18は、実施形態12にかかる液晶表示装置の両側給電の場合における、 $\alpha$ st、あるいは $\beta$ の分布の付け方を説明する図である。

図19は、実施形態12にかかる、本発明の液晶表示装置をIPSモードの液晶表示装置に適用した回路構成を示す図である。

25 図20は、図19の構成図のうちの、画面の左端と中央部分の画素を抜き出した図である。

図21は、実施形態13にかかる液晶表示装置の画面の左端と中央部分の画素を抜き出した図である。

図22は、実施形態14にかかる液晶表示装置の画面の左端と中央部分の画素を抜き出した図である。

5 図23は、実施形態15にかかる液晶表示装置の画面の左端と中央部 分の画素を抜き出した図である。

図24は、実施形態16にかかる、本発明の液晶表示装置をTNモードの液晶表示装置に適用した回路構成を示す図である。

図25(a)は、実施形態17の液晶表示装置のTNモードの画素構 10 成を示す平面模式図である。(b)は、実施形態17のIPSモードの 液晶表示装置の画素構成を示す平面模式図である。

図26は、実施形態18の液晶表示装置のTNモードの画素構成を示す平面模式図である。

図27(a) および(b) は、実施形態19の液晶表示装置のゲート 15 パルスのタイミングを表す図である。

図28(a)は、実施形態20のTNモードの液晶表示装置の画素構成を示す平面模式図である。(b)は、実施形態20のIPSモードの液晶表示装置の画素構成を示す平面模式図である。

図29(a)は、本発明の表示装置を片側給電する場合の駆動回路を 20 模式的に示した図である。(b)は、本発明の表示装置を両側給電する 場合の駆動回路を模式的に示した図である。

図30は、本発明の表示装置の片側給電の場合における、 $\alpha$ st、あるいは $\beta$ の分布の付け方を説明する図である。

図31は、IPSモードの液晶表示装置の断面図である。

ă:

25 図32は、IPSモードの液晶表示装置の1画素の平面構成を示す図である。

図33は、本発明の表示装置を有機EL型表示装置に適用した場合の 構成を示す回路図である。

図34は、従来技術における、前段走査電極と画素電極の間に蓄積容量Cst を形成した液晶表示装置の1画素の等価回路を示す図である。

5 図35は、図34に示した従来技術における液晶表示装置を駆動した 場合の各部の電位を説明する図である。

図36は、各種反転駆動パターンとそのときの映像信号入力波形を示す図である。

図37は、従来技術における表示装置の画素パターンの一例を示す回10 路図である。

図38は、従来技術における表示装置の画素パターンの別の例を示す 回路図である。

図39は、従来技術におけるドット反転方式の場合の具体的な走査電 極信号駆動波形を示す図である。

15 図40は、従来技術の液晶表示装置における各部の電位を示す波形図である。

図41は、従来の液晶表示装置において、再充電現象の結果、画素電圧が不均一となる理由を説明する図である。

図4.2 は、従来の液晶表示装置において、再充電電圧の発生メカニズ 20 ムを示す詳細な説明図である。

図43は、従来の液晶表示装置の構成を示す平面図である。

図44は、従来の液晶表示装置における各部の電位を示す波形図である。

# 25 発明を実施するための最良の形態

以下、本発明の表示装置の実施形態について、図面を参照しながら説

明する。。なお、以下特に断りの無い限り、走査信号は両側から給電する場合を想定するが、片側から給電する場合も同様に考えればよい。

以下、実施形態1から6に本発明の第1の表示装置の実施形態を示し、 実施形態7から11に本発明の第2の表示装置の実施形態を示し、実施 5 形態12から実施形態16に本発明の第3の表示装置の実施形態を示し、 実施形態17から実施形態20に本発明の第4の表示装置の実施形態を示し、 実施形態17から実施形態20に本発明の第4の表示装置の実施形態を 示す。

以下の実施形態において、画素電極電位を Vd で表わし、映像信号を Vs またはVsig で表わし、共通電位をVc またはVcom で表わすことと 10 する。

## (実施形態1)

図1は、本発明の実施形態1における液晶表示装置の基本構成を示す 図である。図1において、1は走査電極、2は映像信号電極であり、そ の交点にはスイッチング素子としての薄膜トランジスタ(TFT)3が 形成されている。TFT3のゲート電極は走査電極1に、ソース電極は 映像信号配線2に、ドレイン電極は画素電極5に、それぞれ接続されて いる。

画素は、2つの容量6・7から構成されている。液晶容量6 (Clc) は画素電極5と対向電極の間に形成され、この両端に印加された電圧に 20 より液晶が動作する。対向電極には対向電極電位Vcが与えられている。 液晶容量6には、蓄積容量7 (Cst)が並列に形成されている。この 並列容量は、液晶容量6からの電荷が漏れた場合にこれを補償して、液晶の動作を安定化させる。蓄積容量7は画素電極5と前段の走査電極1 の間に形成されている。また、TFTのゲートとドレインの間には、ゲ 25 ート・ドレイン間容量10 (Cgd)が形成されている。

液晶表示装置はマトリクス状に配置された画素を持っているが、図1

にはn行目の画素と周辺の電極配線を示し、他の部分は省略している。 G(n-1)はn-1行目の走査電極、G(n)はn行目の走査電極である。また S(1)は 1 列目の映像信号配線、S(p)はp 列目(最終列)の映像信号配線である。

5 蓄積容量(Cst)とゲート・ドレイン間容量(Cgd)の双方は、走査 電極の給電端(図1では左側)から終端(図1の右側)に向けて徐々に 大きくされている。

両者の値は、(数22) に示す第1の容量比 agd が、走査電極の給電端から終端に向けて徐々に大きくなるように調整され、かつ、(数23)

10 に示す第2の容量比 αst が同一走査電極上にある画素でほぼ一定となるように調整されている。

· (数22)

 $\alpha gd = C gd / (C tot)$ 

(数23)

20

15  $\alpha st = Cst / (Ctot)$ 

ここで、Ctot は画素電極に接続される全容量

なお、Ctotは通常、Cst+Cgd+Clcとなるが、画素電極にそれ以外の容量がある場合には、当該容量も含むものである。また、ゲート・ドレイン間容量(Cgd)に並列に形成された容量成分もCgd に含めることとする。

この液晶表示装置は、次に示すように駆動される。

各電極に与えられる駆動波形の形状は、従来の容量結合駆動と同様、 図35に示すものである。即ち、まずn行目の走査電極G(n)にオン電 圧を印加してTFTを導通させて画素を充電し、次いで走査電圧をオフ レベルにしてTFTを非導通とし、その後に前段の走査電極G(n-1)に ステップ電圧を印加して蓄積容量7を介した結合電圧を重畳する。 ...

図2と図3は、前段走査電極上の蓄積容量を介して容量結合駆動を行なう場合のゲート電位(走査電極電位)と画素電極電位の時間変化を示したものである。ゲート電位は当画素に接続されたTFTのもの(当段)と、容量結合に関するもの(前段)の両者が記されている。画素電圧は5 上下に隣接する画素でその極性が反転されているものとし、当段の画素が正電位に充電される奇数フレームの電位変化を図2に、これとは電圧極性が反転された偶数フレームの電位変化を図3に示している。

図2および図3において、画素は正の充電期間にはVs(+)に、負の充電期間にはVs(-)に一旦充電される。次いで当段ゲート電圧が立下る時に、画素電極電位は下向きの結合電圧(図2の $\Delta$ V1や図3の $\Delta$ V1')により変化する。第1の容量比 $\alpha$ gd を走査電極の給電端から終端に向けて徐々に大きくなるように調整することは、 $\Delta$ V1や $\Delta$ V1'の面内分布を均一化するという効果がある。

その後に、前段ゲート電位をステップ状に変化させているので、蓄積 15 容量を介して結合電圧 $\Delta$ V2または $\Delta$ V2、が画素電極電位に重畳される。同一走査電極上にある画素で $\alpha$ stをほぼ一定とすることは、 $\Delta$ V2または $\Delta$ V2、を面内で一定とする効果がある。

その結果、走査電極給電端から近い画素も遠い画素も、画素電極電位 が落ち着く値は均一となり、表示むらを抑えることができる。

20 以下、これらの作用について、詳しく説明する。

まず、(数 2 2) に示した第 1 の容量比  $\alpha$   $\alpha$   $\beta$  を走査電極の給電端から終端に向けて徐々に大きくなるようにすることの効果は、次のようなものである。

薄膜トランジスタを用いた液晶表示装置で走査電圧に歪が生じると、 25 充電が完全に行われた場合でも次の理由で画素電圧に不均一が生じる。 図4はこれを説明するためのものである。画面全体に同一の表示を行な う場合、映像信号線から供給されるソース電位は画素によらず一定である。走査電極から供給されるゲート電位波形は、給電端では矩形波であるが、配線時定数の影響により終端では図4のように歪んでいる。

ゲート電位をオン状態にして画素を電位Vs に充電した後、ゲート電 5 圧の立下り時の容量カップリングの影響により、画素電極電位は(数24)で示される突き抜け電位 ΔVaだけ低下する。

(数24)

 $\Delta V a = \alpha gd \cdot \Delta V gon$ 

なお、本明細書においてΔVgonは、Vgon-Vgoffを示している。

10 また、 $\Delta V a$ は、 $\Delta V 1$ と $\Delta V 3$ の和を表わしている。

ゲート電位波形に歪のない給電端では、すぐに薄膜トランジスタがオフ状態となり画素電極電位 Vd は  $Vs-\Delta V1$  に落ち着く。

一方、終端側の画素ではゲート電位波形に歪みがあるので、図4に示すように薄膜トランジスタがオフ状態になるまでに $\Delta$ t の時間が必要で ある。この間に画素電極電位VdはVsに向かって再び充電される。

第1の容量比 $\alpha$ gd が一定の場合、終端側の画素電極電位は図4に41で示すような時間変化をし、給電端より図4の $\Delta$ V'だけ高い電位となる。この結果、画素電極電位のDCレベルが給電端と終端でずれる。

本構成の液晶表示装置では第1の容量比αgd を走査電極の終端側で 大きくしているので、 ΔV1 も終端で大きくなる。ゲート電圧立下り時の容量カップリングによる電位の低下が終端側で ΔV'だけ大きくなるように第1の容量比αgd を変化させておけば、画素電極電位の時間変化は図4の41のラインから42のラインへと移り、最終到達レベルが給電端と終端で等しくなって、フリッカを初めとするむらが生じず、均つな表示を行なうことができる。第1の容量比αgd を変化させる度合いは、各部電圧波形のコンピュータシミュレーションなどにより求める

. نېد

....

ことができる。

次に、第2の容量比αst を同一走査電極上にある画素でほぼ一定とすることの効果について説明する。

図2と図3に示すように、前段ゲート電位がステップ状に変化すると、 蓄積容量を介して結合電圧 ΔV2または ΔV2、が画素電極電位に重畳 される。これは、前段ゲート電位の変化量に第2の容量比αst を掛け たものになる。前段ゲート電位の変化量は、(数25)第1式または第2式のいずれかの値をとるが、同一タイミングに同一走査線上にある画素では等しいものとなっている。

10 (数25)

Vgoff-Vg(+)

Vgoff-Vg(-)

ここで、Vg(+)は重畳される正の変調電位、Vg(-)は重畳される負の変調電位を示している。

- 15 従って、第2の容量比 $\alpha$ st を同一走査電極上にある画素でほぼ一定とすれば、重畳電圧 $\Delta$ V2あるいは $\Delta$ V2'を画素によらず一定とすることができる。なお、Vg(high)、Vg(0FF)、Vg(low)の各電圧は、前段画素電極電位が変動しないように、前段走査線のトランジスタがオン状態とならない範囲に設定する必要がある。
- 20 このように、本実施形態1の液晶表示装置は、以下の3つの条件を満足するように構成したものである。
- (1)蓄積容量(Cst)とゲート・ドレイン間容量(Cgd)の双方を、 走査電極の給電端からの距離に応じて異なった値とする。その一例とし て、双方を走査電極の給電端から終端に向けて連続的または段階的に大 25 きくする。
  - (2) 第1の容量比 agd が走査電極の給電端からの距離に応じて連

続的にまたは段階的に大きくなるように構成する。

(3) 同一走査電極上にある画素で第2の容量比 $\alpha$ st がほぽ一定となるように構成する。

これらの条件を満足するように構成し、当段ゲート電圧が立下る時の 5 結合電圧による電位変化(図2のΔV1や図3のΔV1')、および、容 量結合駆動による重畳電圧(図2のΔV2や図3のΔV2')の双方を 表示面内で均一にする。

この結果、以下の効果を得ることができる。

- (1) 画素電圧に結合電圧を重畳することによる映像信号電圧の低電 10 圧化、および駆動電力の低減
  - (2) 画素電圧均一化によるフリッカや輝度むらの解消
  - (3) 液晶容量を一定にできるので、開口率が画素位置によって異なることがない。

(実施形態2)

- 15 実施形態1には、本発明の理想的な実施形態を説明した。しかしなが ら、設計上の制約などがある場合には、実施形態1に示した容量に関す る3つの条件のうち、
- (3)「同一走査電極上にある画素で第2の容量比αst がほぼ一定となるように構成する」という条件を除いた残りの2条件のみでも、実用 20 的にはある程度の効果を得ることができる。

本実施形態2は、蓄積容量とゲート・ドレイン間容量とが、残りの2 条件を満たす構成をとるものである。

一方、本実施形態2では、蓄積容量(Cst)とゲート・ドレイン間容量(Cgd)の双方を、走査電極の給電端から終端に向けて徐々に大きくすることにより、(2)の条件を満たしている。

αst は、(数23) により定まるものである。

5 (数23)より明らかなように、蓄積容量(Cst)をも増加させている本実施形態2の構成は、従来構成に比べてαstの変動が少なくなり、画素電圧の変動が抑えられる。この結果、フリッカや輝度むらを大幅に低減することができる。

(実施の形態3)

10 実施形態 1 および実施形態 2 では、蓄積容量 (Cst) とゲート・ドレイン間容量 (Cgd) の双方を、走査電極の給電端から終端に向けて徐々に大きくした。この方法は、ゲート・ドレイン間容量の変化により、第 1 の容量比 α gd を走査電極の給電端から終端に向けて徐々に大きくし、これに伴う第 2 の容量比 α st の変化を蓄積容量の変化により解消ある いは低減するものである。

本実施形態 3 は、それとは逆に、蓄積容量の変化により、第 1 の容量 比  $\alpha$  gd を走査電極の給電端から終端に向けて徐々に大きくし、これに 伴う第 2 の容量比  $\alpha$  st の変化をゲート・ドレイン間容量の変化により 解消するものである。

- 20 このため、本実施形態の液晶表示装置では、図1に示す画素構成において、次の3つの条件を満たす構成となっている。
- (1) 蓄積容量(Cst)とゲート・ドレイン間容量(Cgd)の双方を、 走査電極の給電端からの距離に応じて異なった値とする。その一例として、双方を走査電極の給電端から終端に向けて連続的または段階的に小 25 さくする。
  - (2) 第1の容量比 agd が走査電極の給電端からの距離に応じて連

続的にまたは段階的に大きくなるように構成する。

(3) 同一走査電極上にある画素で第2の容量比 $\alpha$ st がほぼ一定となるように構成する。

本実施形態3の液晶表示装置は、実施形態1に示したものと同様に駆 動される。実施形態1の説明と同様の理由により、当段ゲート電圧が立 下る時の結合電圧による電位変化(図2の△V1や図3の△V1')、および、容量結合駆動による重畳電圧(図2の△V2や図3の△V2')の双方を表示面内で均一にすることができる。

この結果、以下の効果を得ることができる。

- 10 (1) 画素電圧に結合電圧を重量することによる映像信号電圧の低電 圧化、および駆動電力の低減
  - (2) 画素電圧均一化によるフリッカや輝度むらの解消
  - (3) 液晶容量を一定にできるので、開口率が画素位置によって異なることがない。
- 15 (実施の形態4)

実施形態3には、本発明の理想的な実施形態を説明した。しかしながら、設計上の制約などがある場合には、実施形態3に示した容量に関する3つの条件のうち、(3)「同一走査電極上にある画素で第2の容量比αstがほぼ一定となるように構成する」という条件を除いた残りの220条件のみでも、実用的にはある程度の効果を得ることができる。

本実施形態4は、蓄積容量とゲート・ドレイン間容量とが、残りの2 条件を満たす構成をとるものである。

- (1) 蓄積容量(Cst)とゲート・ドレイン間容量(Cgd)の双方を 走査電極の給電端から終端に向けて連続的または段階的に小さくする。
- 25 (2) 第1の容量比αgd が走査電極の給電端からの距離に応じて連続的にまたは段階的に大きくなるように構成する。

従来例の構成では、蓄積容量 (Cst) を走査電極の給電端から終端に向けて徐々に小さくする構成、あるいは、これをゲート・ドレイン間容量 (Cgd) を徐々に大きくする構成と併用することにより (2) の条件を満たしていた。

5 一方、本実施形態4では、蓄積容量(Cst)とゲート・ドレイン間容量(Cgd)の双方を、走査電極の給電端から終端に向けて徐々に小さくすることにより、(2)の条件を満たしている。

αst は、(数23) により定まるものである。

(数23)より明らかなように、ゲート・ドレイン間容量 (Cgd)を 10 も変化させている本実施形態4の構成は、従来構成に比べてαst の変 動が少なくなり、画素電圧の変動が抑えられる。この結果、フリッカや 輝度むらを大幅に低減することができる。

(実施の形態5)

Š.

本実施形態 5 には、実施形態 1 から実施形態 4 の表示装置をイン・プ 15 レイン・スイッチング (IPS) モードの液晶表示装置に応用した例を 示す。

まず、IPSモードの液晶表示装置の基本構成を図31および図32 を用いて説明する。

図31はIPSモードの液晶表示装置の断面図であり、図32は1画 20 素の平面構成を示すものである。図31の中央部は、図32のA-A' 線に沿った断面構造を示している。

図31において、11と12はガラスなどからなる基板であり、11 は薄膜トランジスタやそれに接続された電極が形成されたアレイ基板、 12はそれに対向する対向基板である。2つの基板の間には液晶13が 25 挟持され、その両端はシール17により封止されている。14と15は 偏光表示を行うための偏光板、19はカラー表示を行うためのカラーフ

....

ィルターである。カラーフィルターは対向基板12の側に形成されているが、アレイ基板11の側に形成してもかまわない。

アレイ基板11の上には、第1の導電層により走査電極1と共通電極4が形成され、その上を絶縁膜18が覆っている。絶縁膜18の上にある第2の導電層により画素電極5が形成されている。図32に示すように、画素電極5は前段の走査電極1とオーバーラップしている。前段の走査電極1とのオーバーラップ部分が蓄積容量7(Cst)を構成する。また、画素電極5と当段の走査電極1のオーバーラップする部分が走査電極一画素電極間容量Cgdを構成する。

10 図32に示すように、共通電極4には分枝部分4Aが形成されている。 これは画素電極5と平行に対峙し、液晶層に電界を印加するための対向 電極として働く。画素電極5と共通電極4の間の容量が、共通電極-画 素電極間容量Clc を構成するが、ここには液晶層を介した容量と、両 電極が幾何学的にオーバーラップすることにより形成される容量の両方 が含まれる。液晶層を介した容量は公式を用いて計算するのは困難であ るが、実測で求めてもよいし、シミュレーションにより求めてもよい。

TFT3は半導体部分9と3つの電極から構成されており、ゲート電極は走査電極1に、ソース電極は映像信号配線2に、ドレイン電極は画素電極5に、それぞれ接続されている。

20 図38の回路構成の場合、隣接画素は図32のパターンが上下逆転したレイアウトになっている。

次に、本発明の第1の表示装置を以上のIPSモード液晶の表示装置 に適用する場合の具体例について述べる。

図5は、本実施形態5の液晶表示装置の画素構成例を示す平面図、図 25 6はTFT部分の拡大図である。

図5において、1は走査電極、2は映像信号電極であり、3は薄膜ト

ランジスタ(TFT)、5は画素電極である。51は対向電極であり、 画素電極5との間に発生する電界によって液晶の配列が制御されて表示 が行われる。対向電極51は共通電極52によって相互に接続されてい る。

5 画素電極 5 とTFTのゲート部 5 3 とがオーバーラップする部分がゲート・ドレイン間容量 1 0 を構成し、画素電極 5 と前段の走査電極 1 がオーバーラップする部分が蓄積容量 7 を形成している。図 5 および図 6 は、実施形態 1 と 2 で説明した液晶表示装置に対応するもので、ゲート・ドレイン間容量と蓄積容量の双方が、給電側より終端側で大きくされて 10 いる。

ゲート・ドレイン間容量の増減は、TFTのチャネル幅wとチャネル長1を各画素で等しく保ちながら行うのが望ましい。こうすれば、各画素におけるTFTの特性を揃えて、さらに均一な表示を行うことができる。

15 具体的には、図5や図6に示すように薄膜トランジスタにおけるゲート部分の形状を変え、オーバーラップ部分の幅を給電側で小さく(幅a)、終端側で大きく(幅b)とすればよい。こうすれば、所望のゲート・ドレイン間容量を得るためのパターンを容易に設計できる。

(実施の形態 6)

20 本実施形態6には、実施形態1から実施形態4の液晶表示装置をツイスト・ネマティック(TN)モードの表示に応用した例を示す。図7は、 本実施形態6の液晶表示装置の画素構成例を示す平面図である。

図5との違いは、画素電極5が画素領域のほぼ全体を覆い、図示していないが対向基板上には対向電極があり、これと画素電極5との間に発生する電界によって液晶の配列が制御されて表示が行われることである。なお、TFT部分の拡大図は上記実施形態と同じく図6に示すものであ

る.

本実施形態 6 においても実施形態 5 と同様に、画素電極 5 とTFTの ゲート部 7 3 とがオーバーラップする部分がゲート・ドレイン間容量 1 0 を構成し、画素電極 5 と前段の走査電極 1 がオーバーラップする部分 が蓄積容量 7 を形成している。実施形態 1 と 2 で説明した液晶表示装置 に対応するようにゲート・ドレイン間容量と蓄積容量の双方が、給電側より終端側で大きくされている。

図7の構成においても、ゲート・ドレイン間容量の増減は、TFTのチャネル幅wとチャネル長1を各画素で等しく保ちながら行うのが望ま 10 しい。こうすれば、各画素におけるTFTの特性を揃えて、さらに均一な表示を行うことができる。

具体的には第5の実施形態と同じく、図7や図6に示すように薄膜トランジスタにおけるゲート部分の形状を変え、オーバーラップ部分の幅を給電側で小さく(幅a)、終端側で大きく(幅b)とすればよい。こうすれば、所望のゲート・ドレイン間容量を得るためのパターンを容易に設計できる。

なお、実施形態5および実施形態6では、実施形態1および実施形態2の液晶表示装置に対応する画素の具体的構成について説明したが、これは実施形態3および実施形態4の液晶表示装置にも適用できる。

20 即ち、実施形態3あるいは実施形態4の液晶表示装置では、ゲート・ドレイン間容量と蓄積容量の双方を給電側より終端側で小さくする必要があるので、図5、図6、図7の給電側と終端側の構成を逆転させて考えればよい。但し、それぞれの容量値については、これらの実施形態で説明したようにして定める必要がある。

#### 25 (実施の形態7)

本発明の第2の表示装置の実施形態を示す。本実施形態7の表示装置

は、画素電極と走査電極のうち当段の走査電極を除くものとの間に第1 の蓄積容量を有し、画素電極と蓄積容量電極との間に第2の蓄積容量を 有するものである。

図8は本発明の実施形態7における液晶表示装置の基本構成を示す図 である。図において、1は走査電極、2は映像信号電極であり、その交 点にはスイッチング素子としての薄膜トランジスタ(TFT)3が形成 されている。TFT3のゲート電極は走査電極1に、ソース電極は映像 信号配線2に、ドレイン電極は画素電極5に、それぞれ接続されている。

画素の容量は、3つの容量6・7・8から構成されている。液晶容量10 6は液晶を介在して画素電極5と対向電極の間に形成され、この両端に印加された電圧により液晶が動作する。対向電極には対向電極電位Vcntが与えられている。

液晶容量 6 には、2つの蓄積容量が並列に形成されている。これらの並列容量は、液晶容量 6 からの電荷が漏れた場合にこれを補償して、液 15 晶の動作を安定化させる。第1の蓄積容量 7 は画素電極 5 と前段の走査電極 1 の間に形成され、第2の蓄積容量 8 は画素電極 5 と共通電極 4 の間に形成されている。また、図示されていないがTFTのゲートとドレインの間には、ゲート・ドレイン間容量 Cgd が存在する。

液晶表示装置はマトリクス状に配置された画素を持っているが、図 8 には n 行目の画素と周辺の電極配線を示し、他の部分は省略している。 G(n-1) は n-1 行目の走査電極、G(n) は n 行目の走査電極であり、C OM (n-1) は n-1 行目の共通電極、C OM (n) は n 行目の共通電極である。また S(1) は 1 列目の映像信号配線、S(p) は p 列目(最終列)の映像信号配線である。

25 図8では対向電極と共通電極4とは別々に示されているが、IPSの 場合は、対向電極と共通電極4とは同一に構成される。そして、画素電 極5と共通電極4が液晶を介して対向している部分が液晶容量6となり、 画素電極5と共通電極4が絶縁層などをはさんで対向している部分が第 2の蓄積容量8となる。

この液晶表示装置は、次に示すように駆動される。

- 5 各電極に与えられる駆動波形の形状は、従来の容量結合駆動と同様、 図35に示すものである。即ち、まずn行目の走査電極G(n)にオン電 圧を印加してTFTを導通させて画素を充電し、次いで走査電圧をオフ レベルにしてTFTを非導通とし、その後に前段の走査電極G(n-1)に ステップ電圧を印加して第1の蓄積容量7を介した結合電圧を重畳する。
- 10 本実施形態7の液晶表示装置では、結合電圧を重畳するときに第2の 蓄積容量8が液晶容量6の並列容量となるため、下向きの結合電圧が(数 26)、上向きの結合電圧が(数27)で表される。これを考慮して各 部の電圧を設定した。

(数26)

15  $\alpha stl \cdot Vg(\dagger)$ 

÷.

(数27)

 $\alpha$  st1 · Vg(-)

ここで、 $\alpha$  stil は第4の容量比であり、 $\alpha$  stil = (C stil/C tot) である。

20 なお、Ctot は画素電極に接続された全容量であり、通常、Cst1+ Cst2+Cgd+Clc となるが、画素電極にそれ以外の容量がある場合に は、当該容量も含むものである。また、ゲート・ドレイン間容量(Cgd) に並列に形成された容量成分もCgd に含めることとする。

本実施形態7の液晶表示装置の特徴は、従来は各画素に1つずつ配置 25 されていた蓄積容量を2つに分けて、その一方を共通配線上に、他方を 前段走査配線上に形成したことと、前段走査配線上の蓄積容量を用いた ...

i.,.

容量結合駆動を行っていることにある。この結果、以下の効果を得ることができる。

- (1) 画素電圧に結合電圧を重量することによる映像信号電圧の低電 圧化、および駆動電力の低減
- 5 (2)走査線時定数の影響に起因する走査線給電端からの距離に応じた画案充電時間の減少および再充電時間の増加の低減。

つまり、画素充電時間を長く保ち、再充電時間を短く低減することができ、画素充電不足による輝度むらや、画素再充電のばらつきによるフリッカを少なくすることができる。

10 図9は、パネルサイズの増大に伴う終端画素の輝度低下の度合いを示した図である。パネル全面に白表示を行った場合に給電端画素の輝度を 100%として、終端画素の輝度をシミュレーションした結果を示している。

画素数は、720(縦)×1280(横)であり、従来構成の液晶表 5 示装置を容量結合駆動した場合と、本発明の液晶表示装置を容量結合し た場合が比較されている。蓄積容量(の和)は両者で等しいものとした。 また、本発明の液晶表示装置のデータは一例として、蓄積容量を半分に 分けて、一方を共通配線上に、他方を前段走査配線上に形成した場合を 示している。

- 20 従来の液晶表示装置では、対角15型(381mm)付近で終端画素の輝度が95%になって表示むらが目立ち始めるが、本発明の液晶表示装置を用いることにより、対角27型(686mm)まで均一な表示を行うことができる。また、走査波形歪の低減により、容量カップリング現象によるフリッカの発生も抑制される。
- 25 本実施形態 7 の液晶表示装置は高解像度の液晶表示装置に対しても有効である。液晶表示装置の解像度が増すと 1 走査線当たりの充電時間が

減少する。この場合にも走査電極の終端側で充電不足となり、大型化と 同様の表示むらが発生する。本実施形態7の液晶表示装置は、上記と同 様の原理により走査配線の時定数を低減し、終端画素の実効的な充電時 間を延ばして画素充電時間を長く保ち、画素充電不足による輝度むらを 5 低減できる。

さらに、本実施形態7の液晶表示装置は再充電時間を短く低減することができるので、画素再充電のばらつきによるフリッカも低減することができる。

### (実施の形態8)

10 実施形態 7 で説明した本発明の第 2 の表示装置の構成は、特にイン・プレーン・スイッチングモードなど、液晶容量の小さい表示方式に適用するのが好適である。以下、図面を用いて実施形態 8 について説明する。図10 は本実施形態 8 に係る液晶表示装置の断面図であり、図11は1 画素の平面構成を示すものである。図10の中央部は、図11のA-15 A'線に沿った断面構造を示している。

図10において、11と12はガラスなどからなる基板であり、11 は薄膜トランジスタやそれに接続された電極が形成されたアレイ基板、 12はそれに対向する対向基板である。2つの基板の間には液晶13が 挟持され、その両端はシール17により封止されている。14と15は 20 偏光表示を行うための偏光板、19はカラー表示を行うためのカラーフィルターである。カラーフィルターは対向基板12の側に形成されているが、アレイ基板11の側に形成してもかまわない。

アレイ基板11の上には、第1の導電層により走査電極1と共通電極 4が形成され、その上を絶縁膜18が覆っている。絶縁膜18の上にあ 3第2の導電層により画素電極5が形成されている。図11に示すよう に、画素電極5は共通電極4および前段の走査電極1とオーバーラップ ....

している。前段の走査電極1とのオーバーラップ部分が第1の蓄積容量7を、共通電極4とのオーバーラップ部分が第2の蓄積容量8を構成する。

図11に示すように、共通電極4には分枝部分4Aが形成されている。 5 これは画素電極5と平行に対峙し、液晶層に電界を印加するための対向 電極として働く。すなわち、図8における共通電極4と対向電極は同一 のものである。また、TFT3は半導体部分9と3つの電極から構成されており、ゲート電極は走査電極1に、ソース電極は映像信号配線2に、 ドレイン電極は画素電極5に、それぞれ接続されている。

10 液晶容量が小さい場合に従来の構成を用いて容量結合駆動を行うと、前段の走査電極の電位変動が画素電極電位に影響し、これが横筋となって表示品位が損なわれることがある。即ち、従来の蓄積容量を分割しない場合の第2の容量比αstである、Cst/(Cst+Cgd+Clc)が1に近づいているので、駆動ICの出力偏差などによるVg(+)やVg(-)のバラツキが、そのまま画素電極電位のバラツキとなってしまう。また、電源変動などにより走査電位のオフレベルが変動すると、それが直接に画素電極電位に影響する。

しかし、本実施形態8の構成を用いれば、第2の蓄積容量Cst2が液晶容量Clcの並列容量として働くので、(数26)や(数27)における、第4の容量比αst1の値を適度なものに調整することができ、前段の走査電極の電位変動が画素電極電位に及ぼす影響を緩和して横筋の発生を抑えることができる。

IPSモードの液晶の電気-光学特性は、2.5ポルト程度の電圧幅で暗状態から明状態に変化する。階調表示は、8ピット即ち256階調で行われるのが通常であり、1階調当たりの電圧幅は10mV程度である。一方、走査側駆動ICのオンオフ出力電圧幅は20から30ポルト

程度であり、0.1パーセントの偏差が $20\sim30$ mVに相当する。そこで、Cst1/(Cst1+Cst2+Cgd+Clc)の値を0.5以下、望ましくは0.3以下にすれば、走査側駆動ICo0.1パーセントの出カ偏差を1階調の電圧幅より小さくすることができ、横筋として見えなくすることができる。

本発明の構成をIPSモードに用いる場合、さらに次のような効果もある。IPSモードは、現在広く用いられているツイストネマティックモードに比べて液晶容量が10分の1程度である。このため、画素電極電位の安定化のためには、TN型より大きな蓄積容量が必要となる。これを走査電極上あるいは共通電極上のいずれか一方にのみ形成しようとすると、場合によっては面積が不足して線幅を広げる必要が生じ、開口率の低下を招く。

本実施形態8の構成を用いれば、開口率の低下を招くことなく、十分 な蓄積容量を形成して画素電極電位変動を防止できるので、明るく高品 位な表示を行うことができる。

なお、本実施形態8で説明した効果は、TN型より大幅に液晶容量が小さい方式であればどのような方式でも発揮される。例えば、図12の(a)のように画素電極21と対向電極22が同一基板23上にある構成、(b)や(c)のように対向電極22を対向基板24に形成して基20板に平行な電界あるいは斜め方向の電界で液晶を動作させる構成である。これらは、液晶25に電界を印加するための画素電極21と対向電極22が平行平板容量を形成しておらず、図12(d)のTN型に比べて液晶容量が小さい。このようなものであれば、対向電極がアレイ基板23の側にある場合でも、対向基板24の側にある場合でも、実施形態7で説明した効果に加えて、実施形態8で説明した効果を得ることができる。

(実施の形態9)

実施形態 9 にかかる本発明の第 2 の表示装置は、実施形態 7 の表示装置において、(数 2 8) で定義される第 3 の容量比 α gd1 = C gd/C totが、走査電極の給電端からの距離に応じて連続的にまたは段階的に増加するように構成したものである。

5 一例として、図8に示す液晶表示装置において、第3の容量比αgd1 を走査電極の給電端から終端に向かって徐々に大きくしていったもので ある。

(数28)

 $\alpha gd1 = C gd/C tot$ 

10 ここで、Ctot は画素電極に接続される全容量であり、通常、Cstl + Cst2+Cgd+Clc となるが、画素電極にそれ以外の容量がある場合には、当該容量も含むものである。また、ゲート・ドレイン間容量(Cgd)に並列に形成された容量成分もCgd に含めることとする。

図13は、その構成の一例を示すものであり、画素電極5の形状を変えることにより、第1の蓄積容量7(Cst1)と第2の蓄積容量8(Cst2)の大きさが給電側で大きく、終端側で小さくされている。Cst1とCst2は(数28)の分母にあるので、第3の容量比αgd1は給電端で小さく、終端で大きくなる。

従来技術の課題として説明した図41のように、薄膜トランジスタを 20 用いた液晶表示装置で走査電圧に歪が生じると、充電が完全に行われた 場合でも、再充電現象により画素電圧に不均一が生じる。

つまり、図41下段左に示すように、ゲート電位をオン状態にして画素を電位Vs に充電した後、ゲート電圧の立下り時の容量カップリングの影響により、突き抜け電位が発生し、画素電極電位は(数29)で示される△Va1だけ低下する。

(数29)

 $\Delta Val = \alpha gdl \cdot \Delta Vgon$ 

\*\*\* Nga ここで、ΔVgon= (Vgon-Vgoff)

ゲート電位波形に歪のない給電端では、すぐに薄膜トランジスタがオフ状態となり画素電極電位Vdは $Vs-\Delta V1$ に落ち着く。

しかし、走査電極から供給されるゲート電位波形が、終端では配線時定数の影響により歪んでいるので、図41中段に示すように薄膜トランジスタがオフ状態になるまでに $\Delta$ t の時間が必要となり、この $\Delta$ t の間に画素電極電位Vd はVs に向かって再び充電され、突き抜け電位 $\Delta$ Valが一部打ち消され、図41下段右のように $\Delta$ Val、だけ高い電位となる。

10 この結果、画素電極電位 V d の D C レベルが給電端と終端でずれ、フリッカ現象を初めとする表示むらが生じる。

これに対し本実施形態9の液晶表示装置によれば、(数28)で定義される第3の容量比αgd1を走査電極の終端側で大きくすることによって、(数29)のΔVa1が終端で大きくなるように設定している。具体的には図14に示すように、終端でのゲート電圧立下り時の容量カップリングによる電位の低下(図14の下段右において点線で示した曲線a)が給電端よりも丁度ΔVa1、だけ大きくなるように設定する。従って、図14下段右に示すように、終端におけるΔt間の再充電による画素の電位変化ΔV、を差し引くと終端での画素電極電位は給電端での画素電極電位と等しくなるところで落ち着く。このように、画素電極電位が最終的に到達するレベルが給電端と終端で等しくなって、フリッカを初めとするむらが生じず、均一な表示を行なうことができる。第3の容

25 なお、上記の説明では、第1の蓄積容量(Cst1)と第2の蓄積容量(Cst2)の双方を給電側で大きく終端側で小さくしたが、これはいず

レーションなどにより求めることができる。

量比αgdl を変化させる度合いは、各部電圧波形のコンピュータシミュ

...

れか一方でも構わない。また、ゲート・ドレイン間容量 (Cgd) を給電 側で小さく終端側で大きくしても同様の効果が得られるし、これを上記 に説明した蓄積容量の変化と組み合せることもできる。

ゲート・ドレイン間容量 (Cgd) を変化させるには、例えば、図13 5 においてTFTのゲートとドレインの重なり部分31の面積を変えれば よい。

要は、(数 2.8) 中にある、第 1.0 密積容量(C.st1)、第 2.0 密積容量(C.st2)、ゲート・ドレイン間容量(C.gd)、液晶容量(C.lc)の少なくとも 1.0 で、終端側の  $\alpha.gd1$  が大きくなるように変化させればよい。

10 (実施の形態10)

本実施形態10にかかる本発明の第2の表示装置は、実施形態9で説明した液晶表示装置において、さらに(数30)で定義される第4の容量比αst1が同一走査電極上にある画素で一定となるように、各画素の容量値を設定したものである。

15 (数30)

 $\alpha st1 = Cst1/Ctot$ 

ここで、Ctot は画素電極に接続される全容量であり、通常、Cstl+Cst2+Cgd+Clc となるが、画素電極にそれ以外の容量がある場合には、当該容量も含むものである。また、ゲート・ドレイン間容量(Cgd)に並列に形成された容量成分もCgdに含めることとする。

図15と図16は、前段走査電極上の蓄積容量を介して容量結合駆動を行なう場合のゲート電位(走査電極電位)と画素電極電位の時間変化を示したものである。ゲート電位は当画素に接続されたTFTのもの(当段)と、容量結合に関するもの(前段)の両者が記されている。画素電 正は上下に隣接する画素でその極性が反転されているものとし、当段の 画素が正電位に充電される奇数フレームの電位変化を図15に、これと は電圧極性が反転された偶数フレームの電位変化を図16に示している。これらの図において、画素は正の充電期間には $V_s(+)$ に、負の充電期間には $V_s(-)$ に一旦充電される。次いで当段ゲート電圧が立下る時に、画素電極電位は下向きの結合電圧(図1500 V 1や図1600 V 1) により変化するが、この変化量は実施形態 9 で説明した構成により、走査電圧の給電側と終端側で最終的には同一レベルになる。

前段ゲート電位がステップ状に変化すると、第1の蓄積容量を介して 結合電圧V2またはV2、が画素電極電位に重畳される。これは、前段 ゲート電位の変化量に(数30)に示す第4の容量比αst1を掛けたも 10 のになる。

実施形態 9 に示した構成では、(数 2 8)を構成する 4 つの容量を終端側の α gd1 が大きくなるように変化させている。例えば、4 つの容量 のうち 1 つだけを変化させてこのようにすると、給電端側画素と終端側画素で(数 3 0)の第 4 の容量比 α st1 が異なり、画素電極電位に重畳 される結合電圧 V 2 や V 2'に差が生じて、新たな表示むらが引き起こされてしまう。

本実施形態10では、上記の4つの容量のうち少なくとも2つを、給電端側画素から終端画素に向けて変化させ、(数28)のαgd1 が給電端から終端に向かって徐々に大きくなるようにし、かつ(数30)のα20 st1 が一定となるようにしている。これにより、画素電極電位に重畳される結合電圧V2やV2'を画素の位置によらず一定とし、実施形態9の液晶表示装置に比べて、さらに均一な表示を行うことができる。

一例として、第1の蓄積容量 (Cstl) と第2の蓄積容量 (Cst2) の 双方を、給電側で大きく、終端側で小さくする図13の構成を考える。 25 まず、実施形態9で説明したように、Cstl とCst2 の和を終端側に向

まず、実施形態9で説明したように、Cst1 とCst2 の和を終端側に向かって小さくしていく。ゲート・ドレイン間容量(Cgd)と液晶容量(C

lc)が蓄積容量に比べて十分に小さく(数30)においてCgd とClc が無視できる場合、Cst1 とCst2 の比が一定であるようにこの和を配分すれば、(数30)の ast1 の値を一定に保ちながら(数28)の agd1 を終端側に向かって徐々に大きくすることができる。また、Cgd やClc が無視できない場合には、これらを考慮してCst1 とCst2 の配分比を決めればよい。

なお、このような構成はCst1 とCst2 の組に限るわけではない。例えば、Cgd とCst1 の組を用いることもでき、両者の和が一定になるようにしながら、給電端から終端に向かってCgd を小さく、Cst2 を大きくしていっても同様の効果を得ることができる。さらに3つあるいは4つの容量を画素ごとに変化させてもよい。

#### (実施の形態11)

.};; ?;×

25

実施形態 1 1 にかかる本発明の第 2 の表示装置では、実施形態 9 で述べた、第 3 の容量比 α gd1 = C gd / C tot が、走査電極の給電端からの距離に応じて連続的にまたは段階的に増加する構成、、実施形態 1 0 で述べた、第 4 の容量比 α st1 が同一走査電極上にある画素で一定となるように各画素の容量値を設定した構成のさらなるパリエーションについて述べる。

第1のパリエーションは、第1の蓄積容量Cst1 と第2の蓄積容量Cst2 を、両者の比を一定に保って、走査電極の給電端からの距離に応じて減少させた例である。これは、(数28)の第3の容量比αgd1を給電端からの距離に応じて増加させる構成である。

この構成によれば、どちらか一方のみを増加させる場合に比べて、(数30) の $\alpha$ sti の値が変化しにくく、結合電圧のむらが生じにくいという利点がある。

第2のパリエーションは、ゲート・ドレイン間容量 Cgd を走査電極

の給電端からの距離に応じて増加させるものである。これも(数 2 8 ) の第 3 の容量比  $\alpha$  gd1 を給電端からの距離に応じて増加させる構成である。

ゲート・ドレイン間容量 C gd は他の容量に比べて小さいので、この 5 構成も (数30) の第4の容量比αstl の値が変化しにくく、結合電圧 のむらが生じにくいという利点がある。

\*\*

る。

第3のバリエーションは、第1の蓄積容量Cstlと第2の蓄積容量Cstlの双方を、(数30)の第4の容量比αstlの値を一定に保つように、 走査電極の給電端からの距離に応じて減少させるものである。(数2 8)の第3の容量比αgdlは自動的に給電端からの距離に応じて増加す

この構成は変化させる容量が2つであるため簡便であり、かつ、第2 の実施形態で説明したように、比較的分かりやすい方法で各容量の値を 定めることができる。

15 第4のパリエーションは、ゲート・ドレイン間容量Cgd および第1 の蓄積容量Cst1 を、走査電極の給電端からの距離に応じて増加させるものである。容量の値は(数30)の第4の容量比αstl の値を一定に保つように定めた。(数28)の第3の容量比αgdl は自動的に給電端からの距離に応じて増加する。この構成も、変化させる容量が2つであ 20 るため簡便である。

第5のバリエーションは、ゲート・ドレイン間容量 Cgd を走査電極の給電端からの距離に応じて増加させ、第2の蓄積容量 Cst2 を走査電極の給電端からの距離に応じて減少させた。容量の値は(数30)の第4の容量比αst1の値を一定に保つように定めた。

25 この構成も、変化させる容量が2つであるため簡便である。また、ゲート・ドレイン間容量 Cgd と第2の蓄積容量 Cst2 の和を一定に保てば

(数 30) の第 4 の容量比  $\alpha$  stl の値が一定に保たれるので、容量の決定が簡単であるという特長もある。

(実施形態12)

本発明の第3の表示装置の実施形態を示す。本発明の第3の表示装置 は、信号電圧の極性反転駆動の方式を採用した構成において、奇数フレーム、偶数フレーム両者間でトランジスタスイッチングタイミングがずれることに起因する表示むらを低減し、また、カラム反転、ドット反転方式を採用し、画素電極へ印加される信号電位が正方向であるか負方向であるかの違いにより、トランジスタスイッチングタイミングがずれる ことに起因する表示むらを低減したものである。

図38および図39に示したようなカラム反転、ドット反転方式による構成を検討すると、次の[1]と[2]の問題があることが分かった。

- [1] 図38中の画素Pと画素Qは構造的には鏡面対称であるが、動作的には必ずしも対称ではない。なぜなら、図39のように走査方向を上から下への方向と規定すると、ある走査電極が選択されるときに補償電位になる走査電極は画素Pの場合は走査方向に対して後側、画素Qの場合は走査方向に対して前側という違いがあるからである。この差によって両画素での画素電極保持電位が僅かに異なり、液晶に印加される電圧実効値が異なり、その結果表示輝度の差が発生する。これは1列毎の20 輝度の濃淡パターンであるので縦方向のスジ(縞模様)として観察される。
  - [2] 図38の画素構造をもつ液晶表示装置と、図37の画素構造を もつそれを実際に駆動させて比較観察した場合、前者のほうがフリッカ や面内での輝度ムラが顕著に発生することが結果明らかになった。
- 25 まず、上記[1]の原因を解析する。

図38において、走査電極G1が選択されるときに、奇数フレームに

おいては画素 P は正に、画素 Q は負に充電される。一方、偶数フレームでは画素 P が負に、画素 Q が正に充電される。そして、図39の波形で走査電極 G 1の Vgon からの立ち下がりの部分に注目し、奇数フレームおよび偶数フレームでの走査電極電位波形を重ねて描くと図42のようになる。偶奇フレームで波形の立ち下がり先が異なる (Vge(+)および Vge(-)) ことにより、仮に変化の時定数が同じであっても波形自体が異なったものになる。また、スイッチング閾値電圧は正に充電された場合と負に充電された場合とで異なり、同図で示したレベルで表される。これらを基にして、画素 P および画素 Q での奇数 フレームおよび偶数 フレームでの再充電電流発生期間を示すと同図のように表される。4 通りの再充電発生期間がすべて異なるので、再充電電圧 Δ Vb もすべて異なることになる。

いま、画素 P および画素 Q の正充電時および負充電時の再充電電圧を  $\Delta Vb(P,+)$ 、  $\Delta Vb(P,-)$ 、および  $\Delta Vb(Q,+)$ 、  $\Delta Vb(Q,-)$  とすると、同図か らわかるように、(数 3 1) のような大小関係があることがわかる。

(数31)

 $\Delta Vb(P, +) > \Delta Vb(Q, +)$ 

 $\triangle Vb(Q, -) > \triangle Vb(P, -)$ 

 $\Delta Vb(Q, -) - \Delta Vb(P, -) > \Delta Vb(P, +) - \Delta Vb(Q, +)$ 

20 これは、走査電極波形の立ち下がり曲線の違いによって発生する関係 式である。

さて、画素Pおよび画素Qの正充電時および負充電時の画素電極保持電位をVdo(P,+)、Vdo(P,-)、およびVdo(Q,+)、Vdo(Q,-)画素電極保持電位とすると、上述の再充電の効果を加えて、(数32)のように表せる。

(数32)

25

 $Vdo(P,+) = Vsig(+) - \alpha st \Delta Vge(-) - \alpha gd \Delta Vgon + \Delta Vb(P,+)$   $Vdo(P,-) = Vsig(-) - \alpha st \Delta Vge(+) - \alpha gd \Delta Vgon + \Delta Vb(P,-)$   $Vdo(Q,+) = Vsig(+) - \alpha st \Delta Vge(-) - \alpha gd \Delta Vgon + \Delta Vb(Q,+)$ 

 $Vdo(Q, -) = Vsig(-) - \alpha st \Delta Vge(+) - \alpha gd \Delta Vgon + \Delta Vb(Q, -)$ 

5 正充電と負充電での画素電極保持電位の差の半分が液晶に印加される 電圧の実効値であり、画素 P と画素 Q のそれぞれについて Veff(P)、 Veff(Q)で表すと、(数33)のようになる。

(数33)

Veff(P)

10 =  $[\{V \text{sig}(+) - V \text{sig}(-)\} + \alpha \text{stVgep} + \{\Delta V \text{b}(P, +) - \Delta V \text{b}(P, -)\}] / 2$ Veff(Q)

= [{Vsig(+)-Vsig(-)}+  $\alpha stVgep+{\Delta Vb(Q,+)-\Delta Vb(Q,-)}$ ]/2 但し、Vgepは(数34)で表される。

(数34)

15  $Vgep = \Delta Vge(+) - \Delta Vge(-) = Vge(+) - Vge(-)$ 

(数33)の両式を比較したときに、違う値になるのは再充電電圧に 関する項のみであり、(数31)の第1式、第2式を考えると(数35) の関係式があることがわかる。

(数35)

20 Veff(P) > Veff(Q)

このように、両画素で液晶印加電圧の実効値が異なることになり、画 素の輝度が異なって、縦スジとして観測されることになる。

次に、上記[2]の原因を解析する。

この原因を解明するためには、共通電極電位の変動を考慮しなければ 25 ならないことがわかった。いま、隣接する2画素の構造を抜き出して描 くと図17のようになる。充電が完了して走査電極電位が立ち下がると きに、画素Pの画素電極電位は突き抜けにより低下する。しかし、同時に画素QのCst およびClc によって作られる走査電極 (G1) -対向電極 (COM) 間の容量結合 (矢印で示す) により、対向電極の電位が低下する (G-COM 間の容量パスとして、画素 PのCgd-Clc も考えられるが、

5 Cgd はCst およびClc に比べれば十分小さいので、大きな寄与にはならない)。この電位低下は共通電極の電位固定端に近い画面周辺部では小さいが、電位固定端から遠い部分では大きくなる。対向電極電位が低下するとそれに引っ張られて画素Pの画素電極電位もさらに低下する。

すると、対向電極電位が全く変化しない場合に比べて大きい再充電電流 が画素Pの画素電極に向けて流れる。従って、画面中央での画素電極保 持電位が端部に比べて非常に大きくなり、フリッカや輝度傾斜が発生す る原因となる。これは図17の回路的な構成そのものに起因して発生す るものであり、従来例の図37のようなパターンではそれほど顕著に発 生しないものである(図37のパターンでは走査電極と共通電極の間に 15 Cst-Clc のような大きな容量による結合はない)。

フリッカと輝度傾斜について数式的に説明すると次のようになる。いま、(数32)で画素 Pと画素 Qの DC 平均レベル Vdc と平均実効値 Veff を計算すると (数36) のようになる。

(数36)

$$Vdc = \{Vdo(P, +) + Vdo(P, -) + Vdo(Q, +) + Vdo(Q, -)\} / 4$$
 $= \{Vsig(+) + Vsig(-)\} / 2 - \alpha st \Delta Vgec - \alpha gd \Delta Vgon + \{\Delta Vb(P, +) + \Delta Vb(P, -) + \Delta Vb(Q, +) + \Delta Vb(Q, -)\} / 4$ 
 $Veff = \{Vdo(P, +) - Vdo(P, -) + Vdo(Q, +) - Vdo(Q, -)\} / 4$ 
 $= \{Vsig(+) - Vsig(-)\} / 2 + \alpha stVgep / 2$ 
 $+ \{\Delta Vb(P, +) - \Delta Vb(P, -) + \Delta Vb(Q, +) - \Delta Vb(Q, -)\} / 4$ 
但し、 $\Delta Vgec は (数37)$  で表される。

8

(数37)

以上の分析を行った上で、これらの縦スジ、輝度傾斜、およびフリッカをなくすための手段を見いだした。これが本発明の第3の表示装置の基本的な考えであり、画素Pと画素Qの間でαst およびαgd の値に差をつけ、かつこれらに画面内で傾斜をもたせるというものである。以下、実施形態12の表示装置の構成例および動作例について説明する。

いま、 ast および agd が画素 Pと画素 Qで異なるとし、かつ画面内でもその値が一定でない(すなわち、 Cgd、 Cst、および Clc が一定でない)とする。そして、画面端部と中央での画素 Pおよび画素 Qにおける ast および agd を代表させてそれぞれ ast (P,0)、 ast (P,E)、 ast (Q,0)、 ast (Q,E)、および agd (P,0)、 agd (P,E)、 agd (Q,0)、 agd (Q,E)で表すとする。ここで 0 は画面端部、 E は画面中央であることを示している。端部 (0)と中央 (E)の間では、 ast および agd は 0とEで示した値の間で徐々に変化しているとする。

画素Pおよび画素Qそれぞれの画面端部および中央で、正および負に

WO 01/82274 PCT/JP01/03474

充電される場合について、(数32)を適用すると(数38)の8個の 式が得られる。

(数38)

Vdo (P, 0, +) = Vsig(+) - αst (P, 0) ΔVge (-) - αgd (P, 0) ΔVgon+ ΔVb (P, 0, +)

Vdo (P, 0, -) = Vsig(-) - αst (P, 0) ΔVge (+) - αgd (P, 0) ΔVgon+ ΔVb (P, 0, -)

Vdo (P, E, +) = Vsig(+) - αst (P, E) ΔVge (-) - αgd (P, E) ΔVgon+ ΔVb (P, E, +)

Vdo (P, E, -) = Vsig(-) - αst (P, E) ΔVge (+) - αgd (P, E) ΔVgon+ ΔVb (P, E, -)

Vdo (Q, 0, +) = Vsig(+) - αst (Q, 0) ΔVge (-) - αgd (Q, 0) ΔVgon+ ΔVb (Q, 0, +)

Vdo (Q, 0, -) = Vsig(-) - αst (Q, 0) ΔVge (+) - αgd (Q, 0) ΔVgon+ ΔVb (Q, 0, -)

Vdo (Q, E, +) = Vsig(+) - αst (Q, E) ΔVge (-) - αgd (Q, E) ΔVgon+ ΔVb (Q, E, +)

Vdo (Q, E, -) = Vsig(-) - αst (Q, E) ΔVge (+) - αgd (Q, E) ΔVgon+ ΔVb (Q, E, -)

αst 、 ここで、例えば Vdo (i, j, ±) (i=Pまたは Q, j=0または E) と

いう表記は、画素 i における位置 j (j=0→画面両端、j=E→画面中央)

での正充電時 (+) または負充電時 (-) に関する量であるという意味

である。Vsig(±)、ΔVb (i, j, ±) に関しても同様である。

従来例の場合は $\Delta Vb$  の値が画素 P と画素 Q、あるいは画面中央と端部で異なっていたことにより、Vdo も同じように異なり、縦スジ、フリッカ、および輝度傾斜が発生していた。本発明では各 4 つずつの  $\alpha$  st および  $\alpha$  gd の値を独立に変化させることにより  $\Delta Vb$  の値の違いを補正しようとするものである。いま、画面端部と中央における、画素 P と画素 Q の実効値差  $\Delta Veff(0)$  および  $\Delta Veff(E)$  を(数 3 8)により計算すると、(数 3 9)になる。

(数39)

20

...

$$\Delta \text{ Veff } (0) = \{ \text{Vdo } (P, 0, +) - \text{Vdo } (P, 0, -) \} / 2 - \{ \text{Vdo } (Q, 0, +) - \text{Vdo } (Q, 0, -) \} / 2$$
25
$$= \{ \alpha \text{ st } (P, 0) - \alpha \text{ st } (Q, 0) \} \text{ Vgep}$$

$$+ \{ \Delta \text{Vb } (P, 0, +) - \Delta \text{Vb } (P, 0, -) - \Delta \text{Vb } (Q, 0, +) + \Delta \text{Vb } (Q, 0, -) \} / 2$$

また、同様に画素 P と画素 Q の DC 平均レベルの差 Δ Vdc (0)、および

5 ΔVdc(E)を計算すると(数40)のようになる。

(数40)

 $\Delta Vdc(0)$ 

- =  $\{Vdo(P, 0, +) + Vdo(P, 0, -)\}/2 \{Vdo(Q, 0, +) + Vdo(Q, 0, -)\}/2$
- $= \{ \alpha \operatorname{st}(P, 0) \alpha \operatorname{st}(Q, 0) \} \Delta \operatorname{Vgec} \{ \alpha \operatorname{gd}(P, 0) \alpha \operatorname{gd}(Q, 0) \} \Delta \operatorname{Vgon}$
- 10 +  $\{ \Delta Vb(P, 0, +) + \Delta Vb(P, 0, -) \Delta Vb(Q, 0, +) \Delta Vb(Q, 0, -) \}/2$   $\Delta Vdc(E)$ 
  - =  $\{Vdo(P, E, +) + Vdo(P, E, -)\}/2 \{Vdo(Q, E, +) + Vdo(Q, E, -)\}/2$
  - =  $-\{\alpha \text{ st } (P, E) \alpha \text{ st } (Q, E)\} \Delta Vgec \{\alpha \text{ gd } (P, E) \alpha \text{ gd } (Q, E)\} \Delta Vgen + \{\Delta Vb (P, E, +) + \Delta Vb (P, E, -) \Delta Vb (Q, E, +) \Delta Vb (Q, E, -)\}/2$
- 15 ここで、画面端部、および画面中央で縦スジをなくすためには(数3
  - 9) において $\Delta Veff(0) = 0$  および $\Delta Veff(E) = 0$  とすればよく、(数 4
  - 1) を満たすように 4 つの αst を選べばよい。

(数41)

 $\{\alpha st(P,0) - \alpha st(Q,0)\}$  Vgep

- 20 =  $-\{\Delta Vb(P, 0, +) \Delta Vb(P, 0, -) \Delta Vb(Q, 0, +) + \Delta Vb(Q, 0, -)\}/2$  $\{\alpha st(P, E) - \alpha st(Q, E)\} Vgep$ 
  - =  $-\{\Delta Vb(P, E, +) \Delta Vb(P, E, -) \Delta Vb(Q, E, +) + \Delta Vb(Q, E, -)\}/2$

(数31) の第1式、第2式で示したのと全く同様に考えれば(数4

- 2) の関係が得られるので、(数41) の右辺の{}内は正の値になる。
- 25 Vgep は正なので、4 つのαst は、(数43) のようにすればよい。.

(数42)

 $\Delta Vb(P, 0, +) > \Delta Vb(Q, 0, +)$ 

 $\triangle Vb(Q, 0, -) > \triangle Vb(P, 0, -)$ 

 $\Delta Vb(P, E, +) > \Delta Vb(Q, E, +)$ 

 $\triangle Vb(Q, E, -) > \triangle Vb(P, E, -)$ 

5 (数43)

3.79

 $\alpha$  st (P, 0)  $< \alpha$  st (Q, 0)

 $\alpha$  st (P, E)  $< \alpha$  st (Q, E)

ところで、以上では液晶印加電圧の実効値についての条件を述べたが、 つぎに DC 平均レベルについて考えてみる。いま、両画素での DC 平均レ イルが異なっている場合、共通電極電位を両者の DC 平均レベルの平均 値付近に設定すれば、仮に画素 P と画素 Q のそれぞれでフリッカがあっ ても、両者は互いに逆相となるので互いにうち消しあい、巨視的に見れ ばフリッカは観測されない。しかし、さらに高画質化するためには微視 的に見てもフリッカがないことが望ましい。すなわち、画素 P と画素 Q の DC 平均レベルを一致させ、そこに共通電極電位をあわせることが望 ましい。このためには(数 4 0 ) で Δ Vdc(0) = 0、Δ Vdc(E) = 0 であれ ばよく、(数 4 4 ) を満たせばよい。

(数44)

 $\{\alpha \operatorname{st}(P,0) - \alpha \operatorname{st}(Q,0)\} \Delta \operatorname{Vgec} + \{\alpha \operatorname{gd}(P,0) - \alpha \operatorname{gd}(Q,0)\} \Delta \operatorname{Vgon}$ 

20 =  $\{ \Delta Vb(P, 0, +) + \Delta Vb(P, 0, -) - \Delta Vb(Q, 0, +) - \Delta Vb(Q, 0, -) \}/2$ 

 $\{\alpha st(P, E) - \alpha st(Q, E)\} \Delta Vgec + \{\alpha gd(P, E) - \alpha gd(Q, E)\} \Delta Vgen$ 

=  $\{ \Delta Vb (P, E, +) + \Delta Vb (P, E, -) - \Delta Vb (Q, E, +) - \Delta Vb (Q, E, -) \}/2$ 

ところで、(数31) の第3式を考慮すれば両式の右辺の{}内は負の値であることがわかる。よって、(数45) および (数46) で表されるような $\beta$ (P,0)、 $\beta$ (Q,0)および $\beta$ (P,E)、 $\beta$ (Q,E)を定義すれば、(数47) を満たすようにすればよい。

WO 01/82274 PCT/JP01/03474

(数45)

$$\beta (P,0) = \alpha st (P,0) (\Delta Vgec / \Delta Vgon) + \alpha gd (P,0)$$

$$\beta (Q,0) = \alpha st(Q,0) (\Delta Vgec / \Delta Vgon) + \alpha gd(Q,0)$$

(数46)

ė,

5 
$$\beta$$
 (P, E) =  $\alpha$  st (P, E) ( $\Delta$ Vgec/ $\Delta$ Vgon) +  $\alpha$  gd (P, E)

$$\beta$$
 (Q, E) =  $\alpha$  st (Q, E) ( $\Delta$  Vgec/ $\Delta$  Vgon) +  $\alpha$  gd (Q, E)

(数47)

$$\beta$$
 (P, 0)  $< \beta$  (Q, 0),  $\beta$  (P, E)  $< \beta$  (Q, E)

次に、(数36) で示した画素 P と画素 Q の DC 平均レベル Vdc および 10 平均実効値 Veff の、画面端部と中央での差 Δ Vdc および Δ Veff を計算 すると、(数48) になる。

(数48)

$$\Delta Vdc = \{Vdo(P, E, +) + Vdo(P, E, -) + Vdo(Q, E, +) + Vdo(Q, E, -)\}/4$$

$$- \{Vdo(P, 0, +) + Vdo(P, 0, -) + Vdo(Q, 0, +) + Vdo(Q, 0, -)\}/4$$

$$= - \{(\alpha st(P, E) + \alpha st(Q, E)) - (\alpha st(P, 0) + \alpha st(Q, 0)\} \Delta Vgec/2$$

$$- \{(\alpha gd(P, E) + \alpha gd(Q, E)) - (\alpha gd(P, 0) + \alpha gd(Q, 0)\} \Delta Vgon/2$$

$$+ \{\Delta Vb(P, E, +) + \Delta Vb(P, E, -) + \Delta Vb(Q, E, +) + \Delta Vb(Q, E, -)$$

$$- \Delta Vb(P, 0, +) - \Delta Vb(P, 0, -) - \Delta Vb(Q, 0, +) - \Delta Vb(Q, 0, -)\}/4$$

$$\Delta Veff = \{Vdo(P, E, +) - Vdo(P, E, -) + Vdo(Q, E, +) - Vdo(Q, E, -)\}/4$$

$$- \{Vdo(P, 0, +) - Vdo(P, 0, -) + Vdo(Q, 0, +) - Vdo(Q, 0, -)\}/4$$

$$= - \{(\alpha st(P, E) + \alpha st(Q, E)) - (\alpha st(P, 0) + \alpha st(Q, 0)\} \Delta Vgep/4$$

$$+ \{\Delta Vb(P, E, +) - \Delta Vb(P, E, -) + \Delta Vb(Q, E, +) - \Delta Vb(Q, E, -)$$

$$- \Delta Vb(P, 0, +) + \Delta Vb(P, 0, -) - \Delta Vb(Q, 0, +) + \Delta Vb(Q, 0, -)\}/4$$

輝度傾斜をなくすためには $\Delta \, {
m Veff} = 0 \,$  であればよく、(数 $4\,9$ ) を満

25 たせばよい。

(数49)

 $\{(\alpha st(P, E) + \alpha st(Q, E)) - (\alpha st(P, 0) + \alpha st(Q, 0))\} \Delta Vgep$   $= -\{\Delta Vb(P, E, +) - \Delta Vb(P, E, -) + \Delta Vb(Q, E, +) - \Delta Vb(Q, E, -) - \Delta Vb(P, 0, +) + \Delta Vb(P, 0, -) - \Delta Vb(Q, 0, +) + \Delta Vb(Q, 0, -)\}$ 

ここで、図42に示した関係を考慮し、かつ画面中央のほうが端部に 5 比べて再充電の発生のしかたが顕著であることを考慮すれば、右辺の {}の中は負の値になることがわかる。従って、(数50)のようにすればよいことがわかる。

(数50)

 $\{\alpha st(P, E) + \alpha st(Q, E)\}/2 > \{\alpha st(P, 0) + \alpha st(Q, 0)\}/2$ 

10 フリッカをなくすためには  $\Delta Vdc=0$  であればよく、(数 5 1) を満たせばよい。

(数51)

 $\{(\alpha st(P, E) + \alpha st(Q, E)) - (\alpha st(P, 0) + \alpha st(Q, 0))\} \Delta Vgec + \{(\alpha gd(P, E) + \alpha gd(Q, E) - (\alpha gd(P, 0) + \alpha gd(Q, 0))\} \Delta Vgon \}$ 

15 = {ΔVb(P, E, +) + ΔVb(P, E, -) + ΔVb(Q, E, +) + ΔVb(Q, E, -) - ΔVb(P, 0, +) - ΔVb(P, 0, -) - ΔVb(Q, 0, +) - ΔVb(Q, 0, -)}/2 ここで、再充電電圧は画面端部よりも中央で大きいことを考慮すれば、 右辺の { } 内は正であることがわかる。よって、(数46)を考慮し、 (数52)を満たすようにすればよい。

20 (数52)

 $\{\beta(P, E) + \beta(Q, E)\}/2 > \{\beta(P, 0) + \beta(Q, 0)\}/2$ 

以上のようにして、うまく $\alpha$ st、および $\beta$ を選ぶことにより、縦スジ、フリッカ、および輝度傾斜をなくすことができる。

以上をまとめると、図17の構造のアレイ構成で縦スジ、輝度傾斜、

- 25 およびフリッカをなくすための条件は次のように表せる。
  - [1] 縦スジをなくすための必要条件:(数53)

(数53)

 $\alpha$  st (P)  $< \alpha$  st (Q)

[2] 微視的に見てフリッカをなくすための必要条件:(数54) (数54)

5  $\beta$  (P)  $< \beta$  (Q)

但し、 $\beta(P)$ 、 $\beta(Q)$ は(数55)で表される。

(数55)

 $\beta$  (P) =  $\alpha$  st (P) ( $\Delta$  Vgec/ $\Delta$  Vgon) +  $\alpha$  gd (P)

 $\beta(Q) = \alpha st(Q)(\Delta Vgec/\Delta Vgon) + \alpha gd(Q)$ 

10 [3] 輝度傾斜をなくすための必要条件:

 $(\alpha st(P) + \alpha st(Q))$  /2 の値が、画面端部より画面中央のほうが大きいこと

[4] (巨視的に見て) フリッカをなくすための必要条件:

 $(\beta(P) + \beta(Q))$   $\angle 2$  の値が、画面端部より画面中央のほうが大きい 2 と。なお、以上においては添字 0 および E を省略した形で表記している。

ところで、以上では画面端部と画面中央を代表点として扱ってきたが、画面端部と中央の間での、各位置でのαst=(αst(P)+αst(Q))/2 およびβ=(β(P)+β(Q))/2 の変化のパターンとしては、様々なものが考えられる。その一例を図18に示す。各グラフは、横軸に画面上での水平位置をとり、縦軸にαstの値を示している(αstを例にとって描いているが、βについても同様)。最も考えやすいのは(a)のように直線的に変化するパターンである。また、(b)のように非線形な変化のしかたも考えられるし、あるいは(c)のように段階的に変化するというのもあり得る。あるいは(d)のように、一定の部分とある傾斜を有する部分が混在するというのも考え得る。いずれも、画面端部から離れるに

従って連続的に、または段階的に増加するという点では共通である。いずれのパターンであっても本発明の効果は得られる。

中でも、(b)のように曲線的に変化し、かつαst-αst(0)が、画面端からの距離の概略 2 乗に比例する場合が最も望ましい (αst(0)は、画面端部でのαst)。なぜならば、再充電電圧は走査電極電圧波形の変化の時定数、すなわち走査電極の CR 時定数に比例し、ある位置を基準にみたときの配線容量、および配線抵抗は共に画面端部からの距離の2乗に概略比例し、従って再充電電圧も画面端からの距離の概略2乗に比例するからである。αst-αst(0)を画面端からの距離の概略2乗に比例するからである。αst-αst(0)を画面端からの距離の概略2乗に比例させることにより、画面上のすべての点において再充電電圧を補正することができ、輝度傾斜をなくすことができる。βに関しても同様で、β-β(0)を画面端部からの距離の2乗に概略比例させることにより、フリッカをすべての点で激減させることができる。正確に2乗でなくても、

15 なお、以上では走査電極は両側給電であるとして述べてきたが、片側 給電の場合は、「画面中央」を「画面において、給電しない方の端部」 と置き換えて読めばよい。

1.2~2.8 乗程度であれば十分な効果は得られる。

以上の方法を、イン・プレーン・スイッチング(IPS)モードの液 晶について実施する場合の例について述べる。

20 次に、IPSモード液晶の表示装置で本発明を適用する場合の具体例 . について述べる。

図19にIPSモードの液晶を用いた本発明の表示装置の回路構成を示す。図38の画素構造がアレイ状に配列されていて、走査電極は画面左右端部で走査信号駆動回路から、映像信号電極は画面上部で映像信号駆動回路から給電される(図では、走査電極が両側給電の場合の例を示している。また、映像信号電極が両側給電であったり、1列毎に上側/

Ø

*:*. .

下側交互に給電されていてもよい)。図19で、画面の左端と中央部分の画素を抜き出してレイアウトを描いたものが図20である。それぞれでの、画素 P および画素 Q の C st および C gd を C st (P,0)、C gd (P,0)、C st (Q,0)、C gd (Q,0)、あるいは C st (P,E)、C gd (P,E)、C st (Q,E)、C gd (Q,E)で表わしてあるが、レイアウト上、以下の特徴がある。

- [1] 画面端部、および画面中央いずれにおいても、画素 P と画素 Q の C gd および C st の形状が同一でなく、容量値自体が異なったものになっている。特に、(数 2 3) で定義される α st および (数 5 5) で定義される β は、画素 P に比べて画素 Q の方が大きくなるようなレイアウトにしてある。
- [2] 画面端部と画面中央を比べても、Cst およびCgd の形状が同一でなく、容量値自体も異なったものになっている。特に、(数23)で定義されるαst、および (数55)で定義されるβ(P)およびβ(Q)から計算される {β(P)+β(Q)} /2 は、画素端部よりも画素中央のほうが大きな値になっている。画素端部と画素中央の間ではCst あるいはCgd の形状が連続的に、あるいは段階的に変化し、αst、および {β(P)+β(Q)} /2 も連続的に、あるいは段階的に変化するようにしてある。これらの特徴により、先に述べた原理に従って、縦スジ、フリッカ、および輝度傾斜が著しく低減される。
- なお、本発明の表示装置においては、容量結合駆動をすることによって縦スジ、輝度傾斜、およびフリッカを同時になくすことができる。なぜならば、容量結合駆動のような補償期間を持たない駆動(すなわち、走査電極電位が Vgon と Vgoff の 2 値しか持たないような駆動。これは、図35や図39において Vge(+)=Vge(-)=0、すなわちΔVgec=0、および Vgep=0 になる場合であるとも考えられる)の場合、(数41)、(数44)、(数49)、あるいは(数51)において、ΔVgec=Vgep=0で

あることによって $\alpha$ st を含む項の係数が0になり、 $\alpha$ st をどのように変化させても画素電極保持電位を補正することができないからである。

## (実施形態13)

7...

実施形態13にかかる本発明の第3の表示装置について述べる。回路 構成は図19と同じであるが、レイアウトは図21に示すとおりである。 この図においては、画素 P と画素 Q の違いはあるが、(本発明の実施の 形態1)のような画面内の位置によるCst、Cgd の違いはなく、均一な レイアウトになっている。このレイアウトの場合先に述べた原理によれ ば、輝度傾斜、フリッカは改善されないものの、縦スジは十分低減され 10 る。

#### (実施形態14)

本発明の第3の表示装置のさらに別の実施形態について述べる。回路構成は図19と同じであるが、レイアウトは図22に示すとおりである。この図においては、画素Pと画素Qの違いは無いが、(本発明の実施の形態1)と同様画面内の位置によってCst、Cgdの違いがある。このレイアウトの場合先に述べた原理によれば、縦スジは改善されないものの、輝度傾斜およびフリッカは十分低減される。

#### (実施形態15)

本発明の第3の表示装置のさらに別の実施形態について述べる。回路 20 構成は、従来例で述べた図37に相当するものであり、図23のようなレイアウトで表される。この構成の場合、ライン反転またはフィールド反転駆動となる。また、列毎にレイアウトが反転しているわけではないので、縦スジは発生しない。Cst とCgd の傾斜がなく画面内で容量値が均一な場合(従来の構成)では、画面中央へ行くに従って走査電極波 形のなまりは顕著になるので、輝度傾斜とフリッカは少ないながらも発生する。しかし、この場合もこれらの容量値を画面内で変化させれば、

原理説明のところで述べたことと同様のことがいえて、フリッカおよび 輝度傾斜を低減させることができる。

なお、数式的にいえば、(本発明の原理説明) のところで画素 P と画素 Q の区別がなくなると考えればよく、単に  $\alpha$  st  $\alpha$  s

5 あるいは  $\beta(P) = \beta(Q) \rightarrow \beta$  と置き換えて考えればよい。輝度傾斜およびフリッカに関する[3] および[4] の条件は、以下の[3'] および [4'] と言い換えればよいことになる。

[3] 輝度傾斜をなくすための必要条件:

αst の値が、画面端部より画面中央のほうが大きいこと

10 [4'](巨視的に見て)フリッカをなくすための必要条件:βの値が、画面端部より画面中央のほうが大きいこと図23のレイアウトはこの条件に従ったものになっている。

(実施形態16)

25 うな容量を付加することもありうる)。

> .

:

本発明の第3の表示装置のさらに別の実施形態について述べる。

15 以上までに述べてきたIPSモードの構成とは異なり、TN(ツイステッド・ネマティック)液晶を用いた構成である。この構成を図24に示す。IPSモードのと大きく異なるのは、共通電極がアレイ基板上ではなく対向基板上にあり(従って、共通電極のことを対向電極と呼ぶこともある)、基板面にほぼ垂直な方向に液晶に電界が印加されるという点である。従って、図24にあるように画素電極5はTFT3や配線以外の大半の領域を占め、この画素電極5と対向する基板の間で共通電極一画素電極間容量Clc が構成される(この場合も主に液晶によって形成される容量であるが、それ以外の媒質が電気的に直列あるいは並列に付加されることにより生じる容量成分もある。あるいは意図的にこのよ

この場合も、等価回路的にはほぼ図19と同じであるが、厳密にいえ

ば、共通電極(対向電極)が画面ほぼ全体にわたって2次元的な広がり、をもっている点が異なっている。

しかし、本発明の第3の表示装置の基本的な考え方で述べたことは、 上記構成の場合でも同じように成立し、Cst やCgd を画面内で変化さ せたり、画素Pと画素Qとで値を変えたりすることにより、縦スジ、輝 度傾斜、およびフリッカを大幅に低減することができる。

なお、容量部分に関していえば、本発明の第3の表示装置の実施形態 12から実施形態15に相当する構成のすべてが実現可能であることは いうまでもない。

10 (実施形態17)

本発明の第4の表示装置の実施形態を示す。

図25 (a) は本発明の実施形態17における液晶表示装置の画素構成を示す図である。

図25(a)において1はゲート配線、2はソース配線で、各々配線 端でゲート駆動回路、ソース駆動回路に接続されている。ゲート配線1とソース配線2の交点付近にはスイッチング素子としてTFT3が形成されており、ゲート駆動回路からゲート配線1に加えられたゲートパルスによりこのTFT3がスイッチングされ、ソース駆動回路より供給される映像信号がソース配線2より各画素へ選択的に充電される。98は TFT3のドレイン電極に接続された画素電極、99a、99b、99 c は共通配線100に接続された蓄積容量電極で、画素電極98との間で蓄積容量を形成している。この蓄積容量がゲートパルスの入力側から遠くなるに従って小さくなるように、蓄積容量電極99a、99b、99cの面積が狭くなるように構成されている。

25 各画素に形成されたTFT3は、ゲート配線1に接続されたゲート電 極94、ソース配線2に接続されたソース電極95、画素電極98に接

続されたドレイン電極96、アモルファスシリコン等の半導体層97により構成されており、TFT3はゲートパルスの入力側から遠くなり、蓄積容量電極99が小さくなるに従って3a、3b、3cと小さくなるように形成されている。

5 上記のように構成された液晶表示装置においては、蓄積容量の減少により画素容量が低下しても、それに合わせてTFTサイズも小さくしているので、TFTのオフリークによる画素電極電位の変動を画面全体で同じになるように出来、しかもTFTサイズを小さくしていくことによって、ゲート配線やソース配線の寄生容量を低下させ、信号の鈍りを緩10 和することが出来るのでクロストークやフリッカの発生を抑制した液晶パネルを得ることが出来る。

なお、図25(a)ではTNモードの液晶パネルを例にして説明を行ったが、本発明は本実施の形態に限定されるものではなく、他のモード例えば図25(b)に示すように、液晶パネルに沿った電界により液晶を制御するIPSモードの液晶表示装置でも同様な効果を得ることが出来る。

#### (実施形態18)

図26は本発明の実施形態18にかかる第4の表示装置の画素構成を 示す図である。

- 20 図26において実施形態17で説明した構成と異なっているのは、T FT3の小型化にともなってチャネル幅Wも小さくなるが、ゲート電極、 及びドレイン電極が各々94a、94b、94c、96a、96b、9 6cのように幅が拡大し、ゲート電極94とドレイン電極96の重なり によって形成されるゲート・ドレイン間容量(Cgd)の値がほぼ一定と 25 なるように構成されている点である。
  - 上記のように構成された表示装置においては、ゲートパルスの入力側

から離れるに従って、TFTサイズが小型化しても、Cgd 容量は常にほぼ一定となり、(1) 式による画素電圧の一定化の効果を維持しながら、TFTのチャネル幅を小さくすることによって、ゲートパルスのオフ期間におけるTFTからのリーク電流を蓄積容量の減少に従って小さくすることが出来る。従って画素電極電位の変動を画面全体で同じになるように出来、クロストークやフリッカの発生を抑制した液晶パネルを得ることが出来る。

### (実施形態19)

....

図27(a)は実施形態19にかかる本発明の第4の表示装置のゲート駆動回路から供給される、ゲートパルスのタイミング図である。図27(a)に示す通り、例えば、n番目のゲート配線とn+2番目のゲート配線のように、2本のゲート配線でゲートパルスが同時ONになるようになっており、この駆動方法によって1つの画素に1フレーム期間内に2回信号の書き込みが行われることになる。従って、実質的な充電期間を長くすることが可能となり、実施の形態1、2において、ゲートパルスの入力側から離れる従って、TFTサイズが小さくなり、結果画素への充電能力が低下した場合でも、図27(a)に示す駆動方法を用いることによって充電能力の低下を抑制出来る。

なお、ゲートパルスのタイミングは3本以上のゲート配線が同時にO Nになっても良く、また図27(b)にように、ON期間が連続したゲートパルスでも良い。この場合は更にゲートパルスが立ち上がるときの 波形の鈍りの影響を受けにくくなり、更に充電能力を向上出来る。

# (実施形態20)

図28(a)は実施形態20にかかる本発明の第4の表示装置の画案 25 構成を示す図である。

図28 (a) において実施形態17と異なっているのは、ゲートパル

スの入力側から離れるにがって従って、蓄積容量(Cst)が小さくなるとともに、ゲート電極94とドレイン電極98の重なり面積が大きくなるように構成されている点である。

上記のように構成された液晶表示装置においては、(数24)よりCgd を大きくしていくことにより、Cst の傾斜を小さくすることが出来、従って画面全体で画素容量ほぼ一定とすることが出来るので、画素電極電位の変動を画面全体で同じになるように出来、クロストークやフリッカの発生を抑制した液晶パネルを得ることが出来る。

また、C to t (例えば、C to t = C s t + C g d + C l c ) を一定の値となる 10 ようにすることで、更に画面表示の均一化を図ることが出来る。

なお、図28(a)ではTNモードの液晶パネルを例にして説明を行ったが、本発明は本実施の形態に限定されるものではなく、他のモード例えば図28(b)に示すように、液晶パネルに沿った電界により液晶を制御するIPSモードの液晶表示装置でも同様な効果を得ることが出来る。また、図28(a)ではCst を共通配線(蓄積容量電極)と画素電極の重なりによって形成しているが、図28(b)に示すように隣接するゲート配線と画素電極の重なりによってCst を形成しても良い。(補足)

以上の実施形態 1 ~ 2 0 の構成例は、走査電極片側給電方式であって 20 も、走査電極両側給電方式であっても適用することができることは言う までもない。

図29(a)が走査電極片側給電方式を模式的に示した図であり、液晶パネル部に走査信号駆動回路と映像信号駆動回路が接続されており、走査信号駆動回路は液晶パネルの走査電極に走査電位を与え、映像信号 駆動回路は映像信号電極に映像信号電位を与える。これらの駆動回路をコントローラ部が制御している。走査信号駆動回路には、通常用いられ

るオン・オフの2つの電圧レベルを発生する2値駆動ICではなく、容量結合駆動のステップ電圧を与えるためにさらに2つの電位レベルを持った4値の駆動ICが用いられている。

図29(b)が走査電極両側給電方式を模式的に示した図であり、液晶パネルの左右両端から走査信号電圧を与える構成となり、図の液晶パネルの中央にある1点鎖線の部分が走査信号の電圧供給端からの最遠点となる。そこで、上記の各実施形態で終端と記載した部分をこの最遠点に置き換えて考えれば、同様の効果を得ることができる。

ここで、第1の容量比αgd、第2の容量比αst、第3の容量比αgdl、 第4の容量比αstl、βが走査電極給電端からの距離に応じて連続的にまたは段階的に変化する場合、その傾斜の付け方を調整する。例えば、走査電極給電端からの距離に応じて連続的にまたは段階的に大きくする場合を一例に説明すると、走査電極両側給電方式であれば図18のように傾斜をつければ良いことを説明したが、走査電極片側給電方式であれば図30のように傾斜をつければよい。但し、ここでは画面左端から給電する場合を示している。画面右端から給電する場合は、画面中央を軸として反転させたグラフになると考えればよい。

なお、上記説明においては、図18は左右対称な変化の付け方をしている。しかし、必ずしも左右対称である必要はない。例えば、走査電極20 が両側給電でも共通電極の電位が片側だけで固定されていたり、あるいは逆に走査電極が片側給電で共通電極の電位が両側で固定されている場合などは、再充電電圧の発生のしかたは画面上で必ずしも左右対称ではない。そこで、このような場合も(従来例で構成した場合の)再充電電圧の発生のしかたに対応させて、画素に形成される容量、容量比の変化25 のパターンを左右非対称にしてもよい。

なお、走査信号駆動回路から画面端部までの配線部の距離が各行毎に

異なっていることによる各行毎の再充電電圧の発生ムラ、あるいは特に TN型の構成の場合などで共通電極の上端や下端で電位固定しているために生じる中央部と上下とでの再充電電圧差などを補正するために、各行毎に容量や容量比を変えてもよい。

5 上記の実施形態の説明では、容量結合駆動を行うための蓄積容量は前段走査電極上にあるものとした。しかしながら、これは別の走査電極上にあってもよく、例えば1つ下の走査線上の後段走査電極上に蓄積容量を形成しても、重畳電圧を印加するタイミングを調整すれば、本発明の効果は十分に発揮される。ただし、当画素のスイッチングに関わる当段 走査電極上に蓄積容量を形成すると、当段の走査信号の立下り部が重畳電圧の印加タイミングと重なって、相互の干渉が生じるので好ましくない。

なお、本発明において各画素において形成される容量を異なる値にしたり、あるいは画面内で値を変化させたりする方法は、意図的にそのようなレイアウトにすることにより(すなわち、設計マスク図面を意図的にそのようにすることにより)実現するものでも良く、また、設計マスク図面を従来例のように(すなわち、画素 P と画素 Q のレイアウトに差を与えず、かつ画面内で均一に)作成しても、例えば製造時のマスク合わせを意図的にずらすことでも良い。あるいはレイアウトは従来例のままで、容量絶縁膜媒質の誘電率を意図的に変えることによる容量の変化ということでも良い。

なお、製造プロセス上の誤差(合わせ、抜き、残し等の寸法のずれや 不均一性)は一般に非常に微細なものであるので、この程度の誤差によ っては本発明の効果はほとんど期待できない。それゆえ、本発明は、従 25 来技術において実現されなかったものである。

なお、上記説明においては、Cst とCgd を変えることについて述べ

WO 01/82274 PCT/JP01/03474

てきたが、液晶容量Clcも変化させることでもかまわない。例えばCstとCgdを固定しておいて、Clcのみを変化させても第1の容量比αgd、第2の容量比αst、第3の容量比αgdl、第4の容量比αstlなどの容量比がともに変化し、本発明の効果が得られる。Clcを変化させる場合、液晶の容量は変えずに、液晶に対して直列または並列に挿入する容量を変化させるという手段もありうる。

なお、上記説明においては、電圧制御型の表示装置、つまり、画素電極と対向電極の間に印加される電圧で、液晶などの表示媒質の状態を制御する表示装置を例に説明した。しかし、電流制御型の表示装置、つまり、画素電極と対向電極の間に印加される画素電圧で、電流制御用トランジスタのゲート電位を制御することにより、各画素の電流(すなわち輝度)を制御する表示装置についても適用が可能である。電圧制御型駆動と電流制御型駆動では、画素に与えられた電圧により直接に媒質の状態を制御するか、トランジスタに導通する電流を決めるかという差はあるが、画素に電圧に与えるまでのプロセスは両者に共通しており、走査パルスの歪みによるゲート遅延や再充電現象などによる画素電極電位の変動という課題は両者に共通である。

以下、一例として、本発明をアクティブマトリックス型の有機エレクトロルミネッセンス(有機EL)表示装置に適用したものについて説明する。図33はその基本構成を示すものであり、第1の実施形態における図1に相当するものである。図1との違いは、各画素が表示のための有機EL層82を持つことと、有機EL層に流れる電流を制御するために第2のTFT81が形成されていることである。図33の表示装置の動作を簡単に説明すると、まず、信号電圧がTFT3を通じて電極5に充電された後、前段のゲート線G(n-1)の電位変化により重畳電圧が与えられる。6はこの充電の負荷となる画素容量である。図1では画素容

::4

量(液晶容量)6の両端の電圧により各画素の表示特性が直接定められ ていたが、図33の構成では電極5が第2のTFTのゲート電極を兼ね ており、画素容量6の両端の電圧が第2のTFTのゲート電圧を定めて いる。第2のTFTの一端には有機EL層が接続されているが、他端は 5 電流供給回路に接続されており、一定の電位Vspl が供給されている。 従って第2のTFTを流れる電流はそのゲート電圧によって制御される。 この結果、有機EL層82に流れる電流の大小を信号電圧で制御するこ とにより表示輝度を定めている。従来の有機EL表示装置の場合、画面 の大型化や高解像度化により各部の電圧が歪み、画素容量6に印加され 10 る電圧が変動すると、有機EL層を流れる電流が変動して表示むらとな る問題が発生する。本発明を適用した有機EL表示装置の場合、上記各 実施形態と同様に、第1のTFTのゲートードレイン間容量10、画素 容量6、蓄積容量7の値を画素位置に応じて調整することにより、均一 な表示を行うことができる。なお、上記説明では第1の実施形態の図1 を例にとって本発明を適用した有機EL表示装置を説明したが、他の実 施形態の他の図の構成をもとに本発明を適用した有機EL表示装置を構 成することも可能である。また、上記説明では、電極5が第2のTFT のゲート電極を兼ねているものとしたが、電極5が第2のTFTのゲー ト電極に接続された構成でも構わない。

20 なお、電流制御型駆動では、電流制御用のトランジスタに特別な工夫を加えない限り、画素電圧は直流信号である。また、電流制御型駆動においても、電気泳動型表示装置やエレクトロクロミック型表示装置など、直流信号で動作するタイプのものもある。このように画素電極に直流を印加して動作させる表示装置には、本発明の正負フィールドに関する議 25 論は直接関係しないが、それ以外の議論は適用することができる。

なお、上記説明においては表示装置について述べたが、これは、走査

. •

信号駆動回路および映像信号駆動回路を含んだ全体を指す。これに対して、駆動回路を含まずに、アレイ基板、対向基板、および液晶を最低限含んだ構成からなる部分を特に表示素子と呼ぶ。本発明の効果は、表示装置、および表示素子のいずれに対しても得られる。

なお、液晶としては、上述の TN 液晶や IPS 液晶以外でもよい。応答 速度が比較的速くかつ高コントラストが得られる VA (垂直配向) 液晶 を用いてもよいし、MVA(マルチドメイン VA)液晶であっても良いし、 他の液晶であってもよい。例えば、TN(ツイステッド・ネマチック)液 晶、STN(スーパー・ツイステッド・ネマチック)液晶、VA 液晶(垂直 10 配向液晶、またはホメオトロピック液晶)やホモジニアス配向液晶等を 含む BCB (電界制御複屈折) 型液晶、ベント液晶、IPS (面内スイッチ ング)液晶、GII(ゲスト・ホスト)液晶、高分子分散型液晶、強誘電性 液晶、反強誘電性液晶、OCB 液晶、ディスコテック液晶、およびその他 のさまざまなモードが使用しうる。また、液晶以外でも印加電圧によっ て光学的特性が変化する材料であれば用いることができる。例えば BSO 15 (ビスマスシリコンオキサイド) 等の電気光学結晶が挙げられる。さら には、エレクトロクロミック材料や、自発光型のダイオード、レーザー、 エレクトロルミネッセンス材料などであってもよい。あるいは、DMD (Deformable Mirror Device) などでもよい。ただ、液晶が最も安価で あり、これを使用するのが望ましい。 20

なお、本発明では直視型の液晶ディスプレイパネルを中心に述べてきたが、液晶プロジェクタなどに用いられる液晶素子 (多結晶 Si 型、単結晶 Si 型、あるいは SOI (シリコン・オン・インシュレータ) 型なども含む) などにも当然応用することができる。

25

産業上の利用可能性

: 1

本発明の表示装置によれば、走査線のCR時定数により生ずる走査電 圧波形の歪に起因して生じる、画素電極電位の充電が不十分となること による表示むらや再充電現象による表示むら、信号電圧の極性反転駆動 における奇数フレームー偶数フレームの違いで生じる表示むら、画素電 極へ印加される信号電位が正方向であるか負方向であるかの違いで生じ る表示むらという課題を解決し、大型液晶表示装置や高解像度液晶表示 装置において表示むらを低減する効果が得られる。

本発明の第1の表示装置によれば、低電圧・低電力の容量結合駆動を 行いながら、画素電極への充電を確保せしめ、再充電現象による電位変 10 動を考慮して画素電極電位のDCレベルのずれを補償し、フリッカをな くすとともに、画素電極電位に重畳される結合電圧のばらつきを減少さ せて輝度の均一な表示を行なうという効果を得ている。

本発明の第2の表示装置によれば、アクティブマトリクス型の液晶表示装置において、画素電極と当段を除く走査電極の間に第1の蓄積容量を形成し、画素電極と共通電極の間に第2の蓄積容量を形成することにより、容量結合駆動における走査電極の時定数の影響を低下させて、大型や高解像度の液晶表示装置を低電圧で駆動し、消費電力を低減できるという効果を得ている。また、これらの蓄積容量や、ゲート・ドレイン間容量、液晶容量の間の関係を画素位置に応じて変化させることにより、

- 20 再充電現象による電位変動を考慮して走査電位の立下り部分に起因する 電圧むらを補償して、均一な表示を可能にしている。さらに、これらの 容量間の比が特定の関係を保つようにすることにより、重畳される結合 電圧を等しくして、さらに均一性の良好な表示を行うという効果を得て いる。
- 25 本発明の第3の表示装置によれば、アクティブマトリクス型の液晶表示装置において、低コストでクロストークが少ない容量結合ドット反転

/カラム反転対応の画素構成を採用したときに現れる、信号電圧の極性 反転駆動における奇数フレームー偶数フレームの違いで生じる表示むら、 画素電極へ印加される信号電位が正方向であるか負方向であるかの違い で生じる表示むら、フリッカ、輝度傾斜を抑制することができる。

- 5 本発明の第4の表示装置によれば、ゲートパルスの入力側から離れる に従って蓄積容量が小さくなるよう構成された液晶表示装置において、 蓄積容量の小型化に合わせて、TFTサイズを小さくする構成、あるい はゲート電極・ドレイン電極間容量を大きくする構成によって、画面全 体での画素容量をほぼ一定にし、画素電極電位の変動を画面全体で同じ
- 10 にすることが出来るので、クロストークやフリッカの発生を抑制した液晶パネルを得ることが出来る。

#### 請求の範囲

1. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、前記画素電極との間に容量を形成する対向電極とを備えた表示装置であって、

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、

前記スイッチング素子のゲート・ドレイン間容量および前記蓄積容量 のうち少なくとも一方を含む、前記画素電極に接続された2つ以上の容 10 量成分が、前記走査電極の給電端からの距離に応じて異なった値を有し ており、

1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCstとした場合に、

15 (数 5 6) に示す第1の容量比αgd が、前記走査電極の給電端から の距離に応じて連続的にまたは段階的に増加していることを特徴とする 表示装置。

(数56)

 $\alpha gd = C gd / C tot$ 

- 20 2. 前記ゲート・ドレイン間容量および前記蓄積容量の双方が、前記 走査電極の給電端からの距離に応じて増加していることを特徴とする請 求項1に記載の表示装置。
- 3. 前記ゲート・ドレイン間容量および前記蓄積容量の双方が、前記 走査電極の給電端からの距離に応じて減少していることを特徴とする請 25 求項1に記載の表示装置。
  - 4. 前記蓄積容量、および、前記対向電極と画素電極間に形成される

21.

容量の双方が、前記走査電極の給電端からの距離に応じて減少している ことを特徴とする請求項1に記載の表示装置。

5. (数57) に示す第2の容量比αst が、略一定となるように、各画素における容量成分が設定されていることを特徴とする請求項1から 4のいずれか1項に記載の表示装置。

(数57)

 $\alpha st = Cst/Ctot$ 

6. (数58) に示す第2の容量比αst が、前記走査電極の給電端からの距離に応じて連続的にまたは段階的に増加するように、各画素における容量成分が設定されていることを特徴とする請求項1から4のいずれか1項に記載の表示装置。

(数58)·

 $\alpha st = Cst/Ctot$ 

- 7. 表示媒質が液晶であることを特徴とする請求項1から4のいずれ 15 か1項に記載の表示装置。
  - 8. 前記走査信号の駆動回路に前記蓄積容量を介して電圧重畳する手段を備えたことを特徴とする請求項1から4のいずれか1項に記載の表示装置。
- 9. 前記走査信号の駆動回路が4値以上の出力電圧を備えていること 20 を特徴とする請求項8に記載の表示装置。
  - 10. 前記画素電極に前記スイッチング素子を介して電位を書き込んだ後に、前記蓄積容量を介した電圧を重畳することを特徴とする請求項8に記載の表示装置。
- 11. マトリクス状に配置された複数の画素電極と、これに接続され 25 たスイッチング素子と、走査電極と、映像信号電極と、前記画素電極と の間に容量を形成する対向電極と、蓄積容量電極とを備えた表示装置で

あって、

-

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間 に第1の蓄積容量を備え、

前記画素電極と前記蓄積容量電極との間に第2の蓄積容量を備えたこ 5 とを特徴とする表示装置。

12.1つの画素において画素電極に接続される全容量をC to t、前記スイッチング素子のゲート・ドレイン間容量をC gd、前記第1 の蓄積容量をC st 1、前記第1 の蓄積容量を1 とした場合に、

(数59) に示す第3の容量比αgdl が、走査電極の給電端からの距 10 離に応じて連続的にまたは段階的に増加していることを特徴とする請求 項11に記載の表示装置。

(数59)

 $\alpha gd1 = Cgd/Ctot$ 

- 13. 前記ゲート・ドレイン間容量が、前記走査電極の給電端からの 15 距離に応じて増加していることを特徴とする請求項12に記載の表示装置。
- 14. 前記ゲート・ドレイン間容量、前記第1の蓄積容量、および前 記第2の蓄積容量のうち少なくとも一者を含む、前記画素電極に接続さ れた2つ以上の容量成分が、前記走査電極の給電端からの距離に応じて 20 異なった値を有していることを特徴とする請求項12に記載の表示装置。
  - 15. 前記ゲート・ドレイン間容量および前記第1の蓄積容量の双方が、前記走査電極の給電端からの距離に応じて増加していることを特徴とする請求項14に記載の表示装置。
- 16. 前記ゲート・ドレイン間容量が前記走査電極の給電端からの距 25 離に応じて増加し、前記第2の蓄積容量が前記走査電極の給電端からの 距離に応じて減少していることを特徴とする請求項14に記載の表示装

置。

- 17. 前記第1の蓄積容量および前記第2の蓄積容量の双方が、前記 走査電極の給電端からの距離に応じて減少していることを特徴とする請 求項14に記載の表示装置。
- 5 18. 容量比Cst1/Cst2 が略一定に保たれている請求項17に記載の表示装置。
  - 19. (数60) に示す第4の容量比 $\alpha$ st1が、略一定となるように、各画素における容量成分が設定されていることを特徴とする請求項11から17のいずれか1項に記載の表示装置。
- 10 (数60)

 $\alpha st1 = Cst1/Ctot$ 

20. (数61) に示す第4の容量比 α stl が、前記走査電極の給電端からの距離に応じて連続的にまたは段階的に増加するように、各画素における容量成分が設定されていることを特徴とする請求項11から17のいずれか1項に記載の表示装置。

(数61)

 $\alpha$  st1= C st1/C tot

- 21. 前記画素電極と前記対向電極とが表示媒質を挟んで平行平板容量を形成しない構造である請求項11から17のいずれか1項に記載の 20 表示装置。
  - 22. 前記対向電極が前記画素電極と同一の基板に形成されている請求項21に記載の表示装置。
- 23. 前記対向電極と前記画素電極が互いに異なる基板に形成され、 前記基板に略平行な電界または斜め方向の電界により表示媒質を制御す 25 る請求項21に記載の表示装置。
  - 24. 前記画素電極を有する基板と当該基板に対向する基板の双方に

対向電極が形成され、前記基板に略平行な電界または斜め方向の電界により表示媒質を制御する請求項21に記載の表示装置。

- 25. 前記表示媒質が液晶である請求項23に記載の表示装置。
- 26. 前記表示媒質が液晶である請求項24に記載の表示装置。
- 5 27. 前記走査信号の駆動回路に前記蓄積容量を介して電圧重畳する 手段を備えたことを特徴とする請求項11から17のいずれか1項に記 載の表示装置。
  - 28. 前記走査信号の駆動回路が4値以上の出力電圧を備えていることを特徴とする請求項27に記載の表示装置。
- 29. 前記画素電極に前記スイッチング素子を介して電位を書き込ん だ後に、前記蓄積容量を介した電圧を重畳することを特徴とする請求項 27に記載の表示装置。
- 30.マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備 たえた表示装置であって、

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、

ある1つの前記走査電極に属する複数の画素の画素電極に接続される 前記蓄積容量の他方の接続先の前記走査電極が複数あり、

20 1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCstとした場合に、

(数62) に示す第1の容量比 α gd と (数63) に示す第2の容量 比 α st が、前記蓄積容量が接続される先の前記走査電極に応じて異な 25 った値を有することを特徴とする表示装置。

(数62)

... ....  $\alpha gd = C gd / C tot$ 

(数63)

 $\alpha st = Cst/Ctot$ 

- 31. 複数の映像信号電極に極性の異なる2種類の映像信号を同時に 5 印加する映像信号駆動回路を備えていることを特徴とする、請求項30 に記載の表示装置。
  - 3 2. ある 1 つの走査電極 (これを走査電極 0 と呼ぶ) に属する複数 の画素のうち、
- 第1の極性の映像信号を印加する映像信号電極に属する画素の画素電 10 極に接続される蓄積容量の他方の接続先の走査電極が共通であり (これ を走査電極 A と呼ぶ)、

第2の極性の映像信号を印加する映像信号電極に属する画素の画素電極に接続される蓄積容量の他方の接続先の走査電極も共通であり(これを走査電極 B と呼ぶ)、

- 15 前記走査電極 A と前記走査電極 B が異なるものである請求項 3 1 に記載の表示装置。
  - 33. 前記走査電極 0 に対して、前記走査電極 A は前段であり、前記 走査電極 B は後段である請求項 32 に記載の表示装置。
- 3 4. 前記蓄積容量が前段の走査電極に接続される画素の α.gd およ び α st をそれぞれ α gd (P)、 α st (P)で表わし、前記蓄積容量が後段の 走査電極に接続される画素の α gd および α st をそれぞれ α gd (Q)、 α st (Q)で表わしたとき、(数 6 4)を満たす請求項 3 3 に記載の表示装置。

(数64)

 $\alpha$  st (P)  $< \alpha$  st (0)

25 35.複数の走査電極に電圧信号を印加する走査信号駆動回路を備え、 前記走査信号駆動回路は少なくとも4値の出力電位レベルを備えている 請求項34に記載の表示装置。

3 6. 前記走査電極 0 が選択されるときには、前記走査電極 0 の電位は第 1 の電位レベル Vgon となり、前記走査電極 A および前記走査電極 B はそれぞれ第 2 の電位レベル Vge (+)、および第 3 の電位レベル Vge (-)

5 となり、前記走査電極 0 が選択されない保持期間中は、前記走査電極 0 の電位は概略第 4 の電位レベル Vgoff となり、

かつ(数65)を満たす請求項35に記載の表示装置。

(数65)

 $\beta$  (P)  $< \beta$  (Q)

10 ただし、

 $\beta$  (P) =  $\alpha$  s t (P) ( $\Delta$  Vgec/ $\Delta$  Vgon) +  $\alpha$  gd (P)

 $\beta(Q) = \alpha st(Q) (\Delta Vgec / \Delta Vgon) + \alpha gd(Q)$ 

 $\Delta Vgec = (Vge(+) + Vge(-)) / 2 - Vgoff$ 

 $\Delta Vgon = Vgon - Vgoff$ 

15 37.マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備えた表示装置であって、

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、

20 1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCstとした場合に、

(数 6 6) に示す第2の容量比αst=Cst/Ctot が、前記走査電極の画面端部からの距離に応じて変化していることを特徴とする表示装置。

25 (数66)

 $\alpha st = Cst/Ctot$ 

38. 前記第2の容量比αst が、前記走査電極の画面端部からの距離に応じて連続的または段階的に増加している請求項37に記載の表示装置。

- 39.複数の走査電極に電圧信号を印加する走査信号駆動回路を備え、 5 前記走査信号駆動回路は少なくとも4値の出力電位レベルを備えている 請求項38に記載の表示装置。
- 40. ある走査電極 (走査電極 0 と呼ぶ) が選択されるときには、前記走査電極 0 の電位は第1 の電位レベル Vgon となり、前記走査電極に属する複数の画素の画素電極に接続される蓄積容量の他方の接続先の前記走査電極 (走査電極 A と呼ぶ) の電位は表示周期に応じて第2 の電位レベル Vge (+)または第3 の電位レベル Vge (-)となり、前記走査電極 0 が選択されない保持期間中は、前記走査電極 0 の電位は概略第4 の電位レベル Vgoff となり、かつ (数67) で表される β が前記走査電極の画面端部からの距離に応じて連続的または段階的に増加している請求項3 9 に記載の表示装置。

(数67)

β = αst(ΔVgec/ΔVgon) + αgdただし、

 $\Delta Vgec = (Vge(+) + Vge(-)) / 2 - Vgoff$ 

20  $\Delta Vgon = Vgon - Vgoff$ 

41.  $\alpha$ st および $\beta$ の、前記走査電極の画面端部での値を $\alpha$ st(0)、 $\beta$ (0)とするとき、 $\alpha$ st  $-\alpha$ st(0)および $\beta$   $-\beta$ (0)の値が、前記走査電極の画面端部からの距離の2乗に概略比例する請求項40に記載の表示装置。

25 42. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備

えた表示装置であって、

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間 に蓄積容量を備え、

ある1つの前記走査電極に属する複数の画素の前記画素電極に接続さ 5 れる前記蓄積容量の他方の接続先の前記走査電極が複数あり、

1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCstとした場合に、

(数68)で示す第1の容量比αgd および(数69)で示す第2の 10 容量比αst がともに、前記蓄積容量が接続される先の前記走査電極に 応じて異なった値を有し、

かつ前記走査電極の画面端部からの距離に応じて変化していることを 特徴とする表示装置。

(数68)

15  $\alpha gd = C gd / C tot$ 

(数69)

10

 $\alpha st = Cst/Ctot$ 

- 43.複数の映像信号電極に極性の異なる2種類の映像信号を同時に印加する映像信号駆動回路を備えている請求項42に記載の表示装置。
- 20 **44**. ある1つの走査電極 (これを走査電極 0 と呼ぶ) に属する複数 の画素のうち、

第1の極性の映像信号を印加する映像信号電極に属する画素の画素電極に接続される蓄積容量の他方の接続先の走査電極が共通であり (これを走査電極 A と呼ぶ)、

25 第2の極性の映像信号を印加する映像信号電極に属する画素の画素電極に接続される蓄積容量の他方の接続先の走査電極も共通であり(これ

を走査電極 B と呼ぶ)、

前記走査電極 A と前記走査電極 B が異なるものである請求項 4 2 に記載の表示装置。

- 46. 前記蓄積容量が前段の走査電極に接続される画素の $\alpha$ gd および $\alpha$ st をそれぞれ $\alpha$ gd(P)、 $\alpha$ st(P)で表わし、前記蓄積容量が後段の前記走査電極に接続される画素の $\alpha$ gd および $\alpha$ st をそれぞれ $\alpha$ gd(Q)、 $\alpha$ st(Q)で表わしたとき、(数70)を満たすことを特徴とする、請求項1045に記載の表示装置。

(数70)

 $\alpha$  st (P)  $< \alpha$  st (Q)

- 47.複数の走査電極に電圧信号を印加する走査信号駆動回路を備え、 前記走査信号駆動回路は少なくとも4値の出力電位レベルを備えている 請求項46に記載の表示装置。
- 48. 前記走査電極 0 が選択されるときには、前記走査電極 0 の電位は第1 の電位レベル Vgon となり、前記走査電極 A および前記走査電極 B はそれぞれ第2の電位レベル Vge(+)、および第3の電位レベル Vge(-)となり、前記走査電極 0 が選択されない保持期間中は、前記走査電極 0 の電位は概略第4の電位レベル Vgoff となり、かつ(数71)を満たす請求項47に記載の表示装置。

(数71)

 $\beta$  (P)  $< \beta$  (Q)

ただし、

25  $\beta$  (P) =  $\alpha$  st (P) ( $\Delta$  Vgec/ $\Delta$  Vgon) +  $\alpha$  gd (P)  $\beta$  (Q) =  $\alpha$  st (Q) ( $\Delta$  Vgec/ $\Delta$  Vgon) +  $\alpha$  gd (Q)  $\Delta Vgec = (Vge(+) + Vge(-)) / 2 - Vgoff$ 

 $\Delta Vgon = Vgon - Vgoff$ 

49. [αst(P) + αst(Q)] /2 は前記走査電極の画面端部からの距離に応じて連続的または段階的に増加している請求項48に記載の表示装置。

50 (数 72) で表される  $\beta$  ( $\beta$ ) および  $\beta$  ( $\beta$ ) に対して、[ $\beta$  ( $\beta$ ) +  $\beta$  ( $\beta$ )  $\beta$  が前記走査電極の画面端部からの距離に応じて連続的または 段階的に増加している請求項  $\beta$  4  $\beta$  に記載の表示装置。

(数72)

10  $\beta = \alpha st (\Delta Vgec / \Delta Vgon) + \alpha gd$ ただし、

 $\Delta Vgec = (Vge(+) + Vge(-)) / 2 - Vgoff$ 

 $\Delta Vgon = Vgon - Vgoff$ 

- 51.  $\alpha$ st(P)、 $\alpha$ st(Q)および $\beta$ (P)、 $\beta$ (Q)の、前記走査電極の画面 端部での値を $\alpha$ st(P,0)、 $\alpha$ st(Q,0)および $\beta$ (P,0)、 $\beta$ (Q,0)とするとき、 [ $\alpha$ st(P) -  $\alpha$ st(P,0) +  $\alpha$ st(Q) -  $\alpha$ st(Q,0)]  $\angle$ 2 および [ $\beta$ (P) -  $\beta$  (P,0) +  $\beta$ (Q) -  $\beta$ (Q,0)]  $\angle$ 2 の値は、前記走査電極の画面端部からの 距離の2乗に概略比例する請求項50に記載の表示装置。
- 52. 前記画素電極に前記スイッチング素子を介して電位を書き込ん 20 だ後に、前記蓄積容量を介した電圧を重畳することを特徴とする請求項 47に記載の表示装置。
  - 53. 前記画素電極と前記対向電極の間にある媒質は液晶である請求 項30から52のいずれか1項に記載の表示装置。
- 54.対向する2枚の基板のうち、一方の基板の対向面側に、行列状 25 に配置されたソース配線及びゲート配線、前記ソース配線とゲート配線 の各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジ

5 34

スタに接続された画素電極、前記画素電極との間で蓄積容量を形成する 蓄積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向す るように形成された対向電極と、前記ゲート配線に順次ゲートパルスを 供給するゲート駆動回路と前記ソース配線に映像信号を供給するソース 5 駆動回路とを備え、

前記蓄積容量がゲート信号の供給側から離れるに従って小さくなるように形成され、前記蓄積容量の減少に伴って前記薄膜トランジスタが小さくなるよう構成されたことを特徴とする表示装置。

5 5. 対向する 2 枚の基板のうち、一方の基板の対向面側に、行列状 10 に配置されたソース配線及びゲート配線、前記ソース配線とゲート配線 の各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極、前記画素電極との間で蓄積容量を形成する 蓄積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向するように形成された対向電極と、前記ゲート配線に順次ゲートパルスを 供給するゲート駆動回路と前記ソース配線に映像信号を供給するソース 駆動回路とを備え、

前記薄膜トランジスタはゲート配線に接続されたゲート電極、ソース 配線に接続されたソース電極、及び画素電極に接続されたドレイン電極 から構成され、前記ソース電極とドレイン電極はチャネル幅Wでチャネ ル長Lを隔てて対向しており、前記蓄積容量電極がゲート信号の供給側 から離れるに従って小さくなるように形成され、

前記蓄積容量電極の面積の減少に伴って前記薄膜トランジスタのドレイン電極のチャネル幅Wを小さくするとともに、前記ゲートと前記ドレイン電極の重なりによって形成される静電容量が一定となるよう構成されることを特徴とする表示装置。

56.2配線以上のゲート配線に同時にゲートパルスを印加する請求

**%** 

:.:

項54または55に記載の表示装置。

- 57. 連続した2配線以上のゲート配線に同時にゲートパルスを印加する請求項56記載の表示装置。
- 58.対向する2枚の基板のうち、一方の基板の対向面側に、行列状 に配置されたソース配線及びゲート配線、前記ソース配線とゲート配線 の各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジ スタに接続された画素電極、前記画素電極との間で蓄積容量を形成する 蓄積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向す るように形成された対向電極を備え、
- 10 前記薄膜トランジスタはゲート配線に接続されたゲート電極、ソース 配線に接続されたソース電極、及び画素電極に接続されたドレイン電極 から構成され、前記ソース電極とドレイン電極はチャネル幅Wでチャネ ル長Lを隔てて対向しており、前記蓄積容量電極がゲート信号の供給側 から離れるに従って小さくなるように形成され、
- 15 前記蓄積容量の減少に従って、前記ゲート電極とドレイン電極間の静 電容量が大きくなるよう構成されたことを特徴とする表示装置。
  - 59. 蓄積容量をCst、ゲート電極とドレイン電極間の静電容量をCgd、ドレイン電極と対向電極間の静電容量をClcとしたとき、Cst+Cgd+Clcが略一定となるよう構成された請求項58記載の表示装置。
- 20 60.第2のスイッチング素子を備え、前記画素電極が前記第2のスイッチング素子のゲート電極を兼ねている、または、前記画素電極が前記第2のスイッチング素子のゲート電極に接続されていることを特徴とする請求項1から4、11から18、30から52、54から55、または58から59のいずれか1項に記載の表示装置。
- 25 61. 第2のスイッチング素子を備え、前記画素電極が前記第2のス イッチング素子のゲート電極を兼ねている、または、前記画素電極が前

記第2のスイッチング素子のゲート電極に接続されていることを特徴と する請求項5に記載の表示装置。

62. 第2のスイッチング素子を備え、前記画素電極が前記第2のスイッチング素子のゲート電極を兼ねている、または、前記画素電極が前記第2のスイッチング素子のゲート電極に接続されていることを特徴とする請求項6に記載の表示装置。

47,

- 63. 第2のスイッチング素子を備え、前記画素電極が前記第2のスイッチング素子のゲート電極を兼ねている、または、前記画素電極が前記第2のスイッチング素子のゲート電極に接続されていることを特徴とする請求項19に記載の表示装置。
- 64.第2のスイッチング素子を備え、前記画素電極が前記第2のスイッチング素子のゲート電極を兼ねている、または、前記画素電極が前記第2のスイッチング素子のゲート電極に接続されていることを特徴とする請求項20に記載の表示装置。
- 15 65.マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、前記画素電極との間に容量を形成する対向電極とを備えた表示素子であって、

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、

20 前記スイッチング素子のゲート・ドレイン間容量および前記蓄積容量 のうち少なくとも一方を含む、前記画素電極に接続された2つ以上の容 量成分が、前記走査電極の給電端からの距離に応じて異なった値を有し ており、

1つの画素において画素電極に接続される全容量をCtot、前記スイ 25 ッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCst とした場合に、 .... .:/: (数73) に示す第1の容量比αgd が、前記走査電極の給電端からの距離に応じて連続的にまたは段階的に増加していることを特徴とする表示素子。

(数73)

- 5  $\alpha gd = Cgd/Ctot$ 
  - 66.マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、前記画素電極との間に容量を形成する対向電極と、蓄積容量電極とを備えた表示素子であって、
- 10 前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に第1の蓄積容量を備え、

前記画素電極と前記蓄積容量電極との間に第2の蓄積容量を備えたことを特徴とする表示素子。

- 67. 1つの画案において画素電極に接続される全容量をCtot、前 15 記スイッチング素子のゲート・ドレイン間容量をCgd、前記第1の蓄積 容量をCst1、前記第2の蓄積容量をCst2とした場合に、
  - (数74) に示す第3の容量比αgd1 が、走査電極の給電端からの距離に応じて連続的にまたは段階的に増加していることを特徴とする請求項66に記載の表示素子。
- 20 (数74)

 $\alpha gd1 = Cgd/Ctot$ 

- 68. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備えた表示素子であって、
- 25 前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、

ある1つの前記走査電極に属する複数の画素の画素電極に接続される 前記蓄積容量の他方の接続先の前記走査電極が複数あり、

1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCst とした場合に、

(数75) に示す第1の容量比αgd と(数76) に示す第2の容量 比αst が、前記蓄積容量が接続される先の前記走査電極に応じて異なった値を有することを特徴とする表示素子。

(数75)

10  $\alpha gd = C gd / C tot$ 

(数76)

 $\alpha st = C st / C tot$ 

69. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備 15 えた表示素子であって、

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、

1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCst 20 とした場合に、

(数77) に示す第2の容量比αst=Cst/Ctot が、前記走査電極の画面端部からの距離に応じて変化していることを特徴とする表示素子。

(数77)

 $\alpha st = Cst/Ctot$ 

25 70. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備

えた表示素子であって、

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、

ある1つの前記走査電極に属する複数の画素の前記画素電極に接続さ 5 れる前記蓄積容量の他方の接続先の前記走査電極が複数あり、

1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCstとした場合に、

(数78)で示す第1の容量比αgd および(数79)で示す第2の 10 容量比αst がともに、前記蓄積容量が接続される先の前記走査電極に 応じて異なった値を有し、

かつ前記走査電極の画面端部からの距離に応じて変化していることを特徴とする表示素子。

(数78)

15  $\alpha gd = C gd / C tot$ 

(数79)

 $\alpha st = Cst/Ctot$ 

71.対向する2枚の基板のうち、一方の基板の対向面側に、行列状に配置されたソース配線及びゲート配線、前記ソース配線とゲート配線 20 の各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極、前記画素電極との間で蓄積容量を形成する 蓄積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向するように形成された対向電極と、前記ゲート配線に順次ゲートパルスを 供給するゲート駆動回路と前記ソース配線に映像信号を供給するソース 駆動回路とを備え、

前記蓄積容量がゲート信号の供給側から離れるに従って小さくなるよ

うに形成され、前記蓄積容量の減少に伴って前記薄膜トランジスタが小 さくなるよう構成されたことを特徴とする表示素子。

72.対向する2枚の基板のうち、一方の基板の対向面側に、行列状に配置されたソース配線及びゲート配線、前記ソース配線とゲート配線 の各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極、前記画素電極との間で蓄積容量を形成する 蓄積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向するように形成された対向電極と、前記ゲート配線に順次ゲートパルスを 供給するゲート駆動回路と前記ソース配線に映像信号を供給するソース 駆動回路とを備え、

前記薄膜トランジスタはゲート配線に接続されたゲート電極、ソース 配線に接続されたソース電極、及び画素電極に接続されたドレイン電極 から構成され、前記ソース電極とドレイン電極はチャネル幅Wでチャネ ル長しを隔てて対向しており、前記蓄積容量電極がゲート信号の供給側 から離れるに従って小さくなるように形成され、

前記蓄積容量電極の面積の減少に伴って前記薄膜トランジスタのドレイン電極のチャネル幅Wを小さくするとともに、前記ゲートと前記ドレイン電極の重なりによって形成される静電容量が一定となるよう構成されたことを特徴とする表示素子。

20 73.対向する2枚の基板のうち、一方の基板の対向面側に、行列状 に配置されたソース配線及びゲート配線、前記ソース配線とゲート配線 の各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジ スタに接続された画素電極、前記画素電極との間で蓄積容量を形成する 蓄積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向す 25 るように形成された対向電極を備え、

前記薄膜トランジスタはゲート配線に接続されたゲート電極、ソース

*;* ...

配線に接続されたソース電極、及び画素電極に接続されたドレイン電極から構成され、前記ソース電極とドレイン電極はチャネル幅Wでチャネル長Lを隔てて対向しており、前記蓄積容量電極がゲート信号の供給側から離れるに従って小さくなるように形成され、

5 前記蓄積容量の減少に従って、前記ゲート電極とドレイン電極間の静電容量が大きくなるよう構成されたことを特徴とする表示素子。

74.第2のスイッチング素子を備え、前記画素電極が前記第2のスイッチング素子のゲート電極を兼ねている、または、前記画素電極が前記第2のスイッチング素子のゲート電極に接続されていることを特徴と 10 する請求項65から73のいずれか1項に記載の表示素子。

75.マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、前記画素電極との間に容量を形成する対向電極とを備えた表示装置を駆動する方法であって、

15 前記画素電極と前記走査電極のうち当段の走査電極を除くものとの 間に蓄積容量を備え、

前記スイッチング素子のゲート・ドレイン間容量および前記蓄積容量のうち少なくとも一方を含む、前記画素電極に接続された2つ以上の容量成分が、前記走査電極の給電端からの距離に応じて異なった値を有20 しており、

1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCstとした場合に、

(数80) に示す第1の容量比αgd が、前記走査電極の給電端か 25 らの距離に応じて連続的にまたは段階的に増加している表示装置を、

前記画素にスイッチング素子を介して電位を書き込んだ後に、前記蓄

2

積容量を介した電圧を重畳するように駆動することを特徴とする表示装置の駆動方法。

(数80)

 $\alpha gd = Cgd/Ctot$ 

5 76. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、前記画素電極との間に容量を形成する対向電極と、蓄積容量電極とを備えた表示装置を駆動する方法であって、

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの 10 間に第1の蓄積容量を備え、

前記画素電極と前記蓄積容量電極との間に第2の蓄積容量を備えた 表示装置を、

前記画素にスイッチング素子を介して電位を書き込んだ後に、前記第 1の蓄積容量を介した電圧を重畳するように駆動することを特徴とする 15 表示装置の駆動方法。

77.1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記第1の蓄積容量をCst1、前記第2の蓄積容量をCst2とした場合に、

(数81)に示す第3の容量比αgdlが、走査電極の給電端からの距 20 離に応じて連続的にまたは段階的に増加していることを特徴とする請求 項76に記載の表示装置の駆動方法。

(数81)

 $\alpha gd1 = C gd/C tot$ 

78. マトリクス状に配置された複数の画素電極と、これに接続され 25 たスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備 えた表示装置を駆動する方法であって、 前記画素電極と前記走査電極のうち当段の走査電極を除くものとの 間に蓄積容量を備え、

ある1つの前記走査電極に属する複数の画素の画素電極に接続される前記蓄積容量の他方の接続先の前記走査電極が複数あり、

5 1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCstとした場合に、

(数82) に示す第1の容量比αgd と(数83) に示す第2の容量比αst が、前記蓄積容量が接続される先の前記走査電極に応じて異 10 なった値を有する表示装置を、

前記画素にスイッチング素子を介して電位を書き込んだ後に、前記蓄 積容量を介した電圧を重畳するように駆動することを特徴とする表示装 置の駆動方法。

(数82)

15  $\alpha gd = C gd / C tot$ 

(数83)

 $\alpha st = Cst/Ctot$ 

79. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備 20 えた表示装置を駆動する方法であって、

前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、

1つの画素において画素電極に接続される全容量をCtot、前記スイッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCst とした場合に、

(数84) に示す第2の容量比 ast=Cst/Ctot が、前記走査電

極の画面端部からの距離に応じて変化している表示装置を、

前記画素にスイッチング素子を介して電位を書き込んだ後に、前記蓄積容量を介した電圧を重畳するように駆動することを特徴とする表示装置の駆動方法。

5 (数84)

 $\alpha st = Cst/Ctot$ 

80. マトリクス状に配置された複数の画素電極と、これに接続されたスイッチング素子と、走査電極と、映像信号電極と、対向電極とを備えた表示装置を駆動する方法であって、

10 前記画素電極と前記走査電極のうち当段の走査電極を除くものとの間に蓄積容量を備え、

ある1つの前記走査電極に属する複数の画素の前記画素電極に接続 される前記蓄積容量の他方の接続先の前記走査電極が複数あり、

1つの画素において画素電極に接続される全容量をCtot、前記ス 15 イッチング素子のゲート・ドレイン間容量をCgd、前記蓄積容量をCst とした場合に、

(数85)で示す第1の容量比αgd および(数86)で示す第2 の容量比αst がともに、前記蓄積容量が接続される先の前記走査電極 に応じて異なった値を有し、

20 かつ前記走査電極の画面端部からの距離に応じて変化している表示 装置を、

前記画素にスイッチング素子を介して電位を書き込んだ後に、前記蓄 積容量を介した電圧を重畳するように駆動することを特徴とする表示装 置の駆動方法。

25 (数85)

 $\alpha gd = C gd / C tot$ 

(数86)

 $\alpha$  st = C st / C tot

81.対向する2枚の基板のうち、一方の基板の対向面側に、行列状に配置されたソース配線及びゲート配線、前記ソース配線とゲート配線 の各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極、前記画素電極との間で蓄積容量を形成する 蓄積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向するように形成された対向電極と、前記ゲート配線に順次ゲートパルスを 供給するゲート駆動回路と前記ソース配線に映像信号を供給するソース 駆動回路とを備え、前記蓄積容量がゲート信号の供給側から離れるに従って小さくなるように形成され、前記蓄積容量の減少に伴って前記薄膜トランジスタが小さくなるよう構成した表示装置において、


2 配線以上のゲート配線に同時にゲートパルスを印加する表示装置の 駆動方法。

15 82.対向する2枚の基板のうち、一方の基板の対向面側に、行列状に配置されたソース配線及びゲート配線、前記ソース配線とゲート配線の各交差点に対応して設けられた薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極、前記画素電極との間で蓄積容量を形成する蓄積容量電極、前記基板あるいは他方の基板上に前記画素電極と対向するように形成された対向電極と、前記ゲート配線に順次ゲートパルスを供給するゲート駆動回路と前記ソース配線に映像信号を供給するソース駆動回路とを備え、前記薄膜トランジスタはゲート配線に接続されたゲート電極、ソース配線に接続されたソース電極、及び画素電極に接続されたドレイン電極から構成され、前記ソース電極とドレイン電極はチャネル幅Wでチャネル長Lを隔てて対向しており、前記蓄積容量電極がゲート信号の供給側から離れるに従って小さくなるように形成され、前記

....

蓄積容量電極の面積の減少に伴って前記薄膜トランジスタのドレイン電極のチャネル幅Wを小さくするとともに、前記ゲートと前記ドレイン電極の重なりによって形成される静電容量が一定となるよう構成した表示装置において、

- 5 2 配線以上のゲート配線に同時にゲートバルスを印加する表示装置の 駆動方法。
- 83.第2のスイッチング素子を備え、前記画素電極が前記第2のスイッチング素子のゲート電極を兼ねている、または、前記画素電極が前記第2のスイッチング素子のゲート電極に接続されていることを特徴と 10 する請求項75から82のいずれか1項に記載の表示装置の駆動方法。



1/44







FIG. 2





## (終端)

















FIG. 3





## (終端)















FIG. 4

(給電側)



25

51


l a

 $\mathbf{\Omega}$ 

ල<u>්</u>

(給電側)

(終端側)







FIG. 6








FIG. 9





10/44









FIG. 11

















FIG. 14




FIG. 15




FIG. 16






FIG. 17









FIG. 21



23/44

24/44






FIG. 25



26/44








FIG. 27



97a 95a 95a 94a 96a 96b 96c

FIG. 28

(a)



(b)






FIG. 29



30/44









FIG. 32



33/44





FIG. 34



35/44




FIG. 36






FIG. 37














## (終端)
















FIG. 40



41/44

FIG. 42



42/44




FIG. 43




FIG. 44

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> G09F9/30, H01L29/78, G02F1/133, G02F1/1368, G02F1/1343, G09G3/36				
According to International Patent Classification (IPC) or to both national classification and IPC				
B. FIELDS SEARCHED				
Minimum documentation searched (classification system followed by classification symbols)  Int.Cl <sup>7</sup> G09F9/30, G02F1/133, G02F1/1368, G02F1/1343				
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-2001 Kokai Jitsuyo Shinan Koho 1971-2001 Jitsuyo Shinan Toroku Koho 1996-2001				
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)				
C. DOCUMENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.	
X A A	JP 11-183932 A (Toshiba Corpora 09 July, 1999 (09.07.99) (Fam: JP 11-109369 A (Toshiba Corpora	ily: none)	11,66,76 1-10,12-65, 67-75,77-83 1-83	
	23 April, 1999 (23.04.99) (Far	mily: none)	1-83	
A	JP 7-168208 A (Citizen Watch Co., Ltd.), 04 July, 1995 (04.07.95) (Family: none)		1-03	
A	JP 10-268357 A (Toshiba Electric Engineering Corporation), 09 October, 1998 (09.10.98) (Family: none)		1-83	
A	JP 2000-2889 A (Mitsubishi Electric Corporation), 1-83 07 January, 2000 (07.01.00) (Family: none)		1-83	
A	JP 11-352464 A (Texas Instr. Ja 24 December, 1999 (24.12.99)		1-83	
Further documents are listed in the continuation of Box C. See patent family annex.				
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance  "E" earlier document but published on or after the international filing date  "X" document of particular relevance; the claimed invention cannot considered novel or cannot be considered to involve an invent step when the document is taken alone			ne application but cited to lerlying the invention claimed invention cannot be tred to involve an inventive	
cited to establish the publication date of another citation or other special reason (as specified)  document referring to an oral disclosure, use, exhibition or other means  "P" document published prior to the international filing date but later  "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family				
Date of the actual completion of the international search 24 July, 2001 (24.07.01)  Date of mailing of the international search 31 July, 2001 (31.07.01)				
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer		
Facsimile No.		Telephone No.		

ST/JP01/03474

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl' G09F9/30, H01L29/78, G02F1/133, G02F1/1368, G02F1/1343, G09G3/36

## B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' G09F9/30, G02F1/133, G02F1/1368, G02F1/1343

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報

1971-2001年

日本国登録実用新案公報

1994-2001年

日本国実用新案登録公報

1996-2001年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

4

C. 関連すると認められる文献			
引用文献の		関連する	
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号	
X	JP 11-183932 A (株式会社東芝) , 9.7月.1 999(09.07.99) (ファミリーなし)	11, 66, 76	
A	999(09.07.99) (ファミリーなし)	1-10, 12-65,	
1 ,	TD 11 100000 A (##- PA ti == ##) 00 4 B	67-75, 77-83	
A	JP 11-109369 A (株式会社東芝) , 23.4月. 1999(23.04.99) (ファミリーなし)	1-83	
}	1333 (23. 04. 33) (7) (7) (9-40)		
A	JP 7-168208 A (シチズン時計株式会社), 4, 7	1-83	
1 1	JP 7-168208 A (シチズン時計株式会社) , 4.7 月.1995 (04.07.95) (ファミリーなし)	_ 00	
	TD 10 000000 4 (****************************		
A	JP 10-268357 A (東芝電子エンジニアリング株式 会社), 9.10月.1998 (09.10.98) (ファミリ	1-83	
1	会社), 9. 10月. 1998 (09. 10. 98) (ファミリーなし)		

## 区内の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による関示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願
- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

J

24.07.01

国際調査報告の発送日

81.07.01

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員) 柿崎 拓 3X 9235

電話番号 03-3581-1101 内線 3371

様式PCT/ISA/210 (第2ページ) (1998年7月)

. ;

様式PCT/ISA/210 (第2ページの続き) (1998年7月)

C(続き). 引用文献の カテゴリー\*

A

*:.:*: